一种表遍历器从请求实体接收将第一地址转换成与存储器页相关联的第二地址的请求。在对应的表遍历期间，当所述页的反向映射表(RMT)中的条目中的锁定指示符被设置为将所述RMT中的所述条目标记为已锁定时，所述表遍历器停止处理所述请求并执行补救措...

一种处理器(100)，包括操作调度程序(105)以调度在例如所述处理器的一组执行单元(110)或高速缓存处的操作的执行。所述操作调度程序周期性地向跟踪阵列(120)添加操作集，并且还识别在所述跟踪的集中的操作何时被阻止执行调度以响应例如...

描述了一种用于在地址生成时间分配加载队列(LDQ)和存储队列(STQ)条目的系统和方法，所述系统和方法维持了指令的年龄次序。具体来说，写入LDQ和STQ条目会一直被拖延到地址生成时间。这允许分派加载和存储操作，并且还分派更年轻的操作(所...

一种存储器控制器包括：主机接口，所述主机接口用于接收包括访问地址的存储器访问请求；存储器接口，所述存储器接口用于将存储器访问提供到存储器系统；以及地址解码器，所述地址解码器联接到所述主机接口，用于可编程地将所述访问地址映射到多个区域中的...

处理器[101]基于缓存[110]的不同测试区[115、116]的存取度量而将转移策略[111、112]应用于所述缓存的部分[118]，其中每个测试区针对响应于预取请求而存储但不是需求请求的标的的缓存条目中的数据应用不同的转移策略。一个...

高速缓存[120]将正从较高级别高速缓存[140]传输到较低级别高速缓存的数据[170]连同指示从中传输所述数据的较高级别高速缓存位置的信息[171]一起存储。在接收到对存储在所述较高级别高速缓存中的所述位置处的数据的请求时，高速缓存控...

一种处理系统[100]在高速缓存条目处指示对数据的存储器访问请求[102]的待决，所述高速缓存条目响应于所述存储器访问请求而被指派来存储所述数据。在执行指令时，处理器向最靠近所述处理器的高速缓存[140]发出对数据的请求。响应于高速缓存...

在一种形式中，一种存储器控制器包括命令队列、仲裁器和重放队列。所述命令队列接收并存储存储器访问请求。所述仲裁器耦合到所述命令队列，用于向存储器通道提供一系列存储器命令。所述重放队列存储提供给所述存储器通道的所述一系列存储器命令，并且继续...

一种处理器(100)响应于所述处理器处的电压下垂来调整一个或多个时钟信号(230)的频率。所述处理器通过生成多个基本时钟信号(220、221、222、223、224、225、226、227)来生成至少一个时钟信号，每个所述基本时钟信号具...

一种异步管线[105]包括第一级[112]和一个或多个第二级[111、113]。控制器[162]将控制信号提供到所述第一级以指示对所述第一级的操作速度的修改。所述修改是基于所述第一级的完成状态与所述一个或多个第二级的一个或多个完成状态的...

描述使用虚拟向量寄存器文件的系统和方法。特别地，图形处理器包括逻辑单元、耦合到所述逻辑单元的虚拟向量寄存器文件、耦合到所述虚拟向量寄存器文件的向量寄存器后备存储，以及耦合到所述虚拟向量寄存器文件的虚拟向量寄存器文件控制器。所述虚拟向量寄...

本文中公开了用于相机照明器控制的技术。这些技术可以用于包括RGBIR(红绿蓝红外线)相机传感器和两个照明器的相机中，这两个照明器一个是可见光照明器并且一个是红外线照明器。这些技术针对各种不同的相机模式为此类相机提供定时和控制。特定相机模...

描述了用于实现异步反馈训练序列的系统、设备和方法。发射器经由包括多条数据线的通信信道将训练序列指示发射到接收器。所述训练序列指示包括指示训练序列的开始的位序列。所述指示包括在长度为′N′个时钟周期的超周期的中点处从零到一的转变，接着是预...

一种处理系统(100、300)，包括高速缓存(300)，所述高速缓存包括高速缓存线(315)，所述高速缓存线被划分为所述高速缓存线的第一子集(320)和所述高速缓存线的第二子集(320)。所述处理系统还包括与所述高速缓存线的所述第二子集...

第一处理元件被配置为执行第一线程，并且一个或多个第二处理元件被配置为执行对所述第一线程来说是冗余的一个或多个第二线程。所述第一线程和所述一个或多个第二线程将根据自从对结果的先前编码值的先前比较以来，用于所述比较的事件触发器是否已经发生了...

本发明提供用于从虚拟化加速处理装置(“APD”)中的挂起恢复过来的技术。在虚拟化方案中，向不同的虚拟机指派不同的“时间切片”，在所述时间切片中使用所述APD。当时间切片到期时，所述APD停止当前VM的操作且开始另一VM的操作。为了停止所...

在一种形式中，数据处理系统包括具有多个组的存储器通道，和数据处理器。数据处理器联接至存储器通道，并且适用于访问多个组中的每一个组。响应于检测到预定事件，数据处理器选择多个组中的活动组，并且将除活动组以外的其他组置于低功率状态，其中所述其...

本发明涉及一种具有重叠执行的流处理器。公开了用于实现具有重叠执行的流处理器的系统、装置和方法。在一个实施方式中，系统至少包括具有多个执行流水线的并行处理单元。通过在不提高指令发布速率的情况下使用单遍指令重叠执行多遍指令来增加并行处理单元...

一种封装后修复系统，包括存储器通道控制器、第一错误计数器、擦除器和数据处理器。所述存储器通道控制器将数据访问请求转换为对应存储器访问，并且响应于从存储器接口接收到的响应而将返回的数据提供给主机接口，其中所述响应包括返回的数据和多个错误校...

一种数据处理系统，包括：存储器通道；以及耦合至所述存储器通道的数据处理器。所述数据处理器适于访问至少一个存储区块并具有刷新逻辑。响应于所述刷新逻辑的激活，所述数据处理器生成对所述存储器通道的存储体的刷新周期。所述数据处理器选择第一状态和...