本发明公开了一种振荡器及其设计方法，包括偏置模块、延时模块、转换模块、缓冲模块和输出模块，其中，偏置模块，用于根据输入信号产生偏置电流；延时模块，用于接收偏置模块产生的偏置电流，并根据该偏置电流产生预定周期的振荡信号；所述延时模块包括电...

本发明公开了一种振荡器，其输出信号的频率随温度可调，该振荡器包括连接电源电压和地的参考电压产生电路，输出第一、第二和第三参考电压，第一参考电压大于第二、第三参考电压；与参考电压产生电路相连的参考电流产生电路，在第一、第三参考电压作用下，...

本发明为一种带隙电路中的宽工作电压范围的运算放大器，其包括电平位移电路，差分放大电路、第一电流源、第二电流源、输出端。电平位移电路输入管采用ＰＭＯＳ管，使其能在ＰＮ结阈值附近工作；使用薄氧栅晶体管与厚氧栅晶体管交替安放，使其工作阈值电压...

本发明涉及利用偶极效应调制纳米级场效应晶体管的输运特性的方法，属于纳米级场效应晶体管技术领域。本方法包括：在纳米级场效应晶体管的源极和漏极的表面形成偶极层，用以改变器件本体Ｂ区或Ａ区的静电势；选择该电极表面的偶极层的强度，使得电子或空穴...

本发明公开了一种非易失性存储器件及其设计方法：包括：金属层、接触孔、阻挡层和晶体管，晶体管包括多晶硅层，金属层与接触孔形成控制栅；多晶硅层在阻挡层的阻隔下未与接触孔直接连接而形成浮栅；其中，金属层、接触孔、阻挡层和多晶硅层依次连接共同形...

本发明公开了一种可编程非易失性存储单元结构，包括：金属层、接触孔、阻挡层和多晶硅，金属层、接触孔、阻挡层和多晶硅依次连接形成电容结构，阻挡层为该电容结构的介质层。同时还公开了一种可编程非易失性存储单元结构的设计方法，包括：将多晶硅淀积在...

本发明公开了一种可编程非易失性存储器单元、阵列及其制造方法，包括：提供金属层、接触孔、阻挡层、多根多晶硅和包括有源区的衬底，多根多晶硅与包括有源区的衬底形成多个包括栅极、漏极和源极的晶体管；多个晶体管的源极形成多条源线；多根多晶硅形成多...

本发明为一种互补动态存储器版图，其与通用逻辑工艺兼容，其包括：ＰＭＯＳ源／漏注入区，栅极多晶硅区、有源区、第一层金属线区、接触孔区、存储器单元的位线连接区、存储器单元的字线连接区、负压连接区、阻止形成硅化物层的自对准硅化物阻止区以及对称...

本发明公开了一种可编程非易失性存储器单元、阵列及其制造方法，包括：提供金属层、接触孔、阻挡层、多根处于无源区的多晶硅、多根处于有源区的多晶硅和包括有源区的衬底，处于多根有源区的多晶硅和包括有源区的衬底形成多个晶体管；多根处于无源区的多晶...

本发明公开了一种可编程非易失性存储单元及其设计方法，包括电容器，所述电容器由金属层、接触孔、阻挡层和多晶硅依次连接形成，其中，阻挡层为该电容器的介质层；所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种预定电阻值；所述多种...

本发明公开了一次性可编程非易失性存储器单元、阵列及其制造方法，包括：提供金属层、接触孔、阻挡层、多根处于有源区的多晶硅和多个源、漏极；其中，多根处于有源区的多晶硅与多个源、漏极形成多个包括栅极、漏极和源极的晶体管；金属层中的多根金属线形...

本发明公开了一次性多比特可编程非易失性存储器单元、阵列及其制造方法，包括字线、位线、源线以及位于字线、位线和源线之间的多个存储器单元；存储器单元包括晶体管和电容器；其中，所述晶体管的栅极与电容器串联连接至字线上；所述存储单元中的晶体管的...

本发明公开了一种多比特可编程非易失性存储器单元、阵列及其制造方法，包括：字线、位线、源线以及位于字线、位线和源线之间的多个存储器单元；其中，所述存储单元中的晶体管的栅极与字线连接；所述存储单元中的晶体管的源极与电容器串联连接至源线上；所...

本发明公开了一种非易失性存储器及其设计方法，包括提供源极、漏极和浮栅的多层，该多层包含为存储器提供互连线的多层金属层。其中至少两层金属层电容性耦合，为浮栅提供电容。通过本发明为用户提供了一套成本投入小、存储性能优越、基于现有逻辑工艺的非...

本发明公开了一种读隔离可编程存储器单元及其编程和读取方法，该读隔离可编程存储器单元包括：第一晶体管，包括第一源极、第一漏极、第一栅极和第一阱电压端；第二晶体管，包括第二离子注入区、第二栅极和第二阱电压端；第三晶体管，包括第三源极、第三漏...

本发明涉及一种分级温度补偿刷新电路，属于ＭＯＳ晶体管集成电路设计领域。该方法包括：产生一与温度无关的参考电压；产生与温度成反比的工作电压；将参考电压和工作电压进行比较，产生各级温度的每一级控制的选择信息；根据与温度相对应的选择信号生成频...

本发明公开了一种互补动态存储器单元，这种单元的随机存取周期低于传统结构的八分之一。本发明互补动态存储器单元包括：一个存储单元和一个互补存储单元；连接所述存储单元和所述互补存储单元的控制栅极的字线；连接所述存储单元的漏极的位线；连接所述互...

本发明涉及无时钟条件下动态随机存取存储器内核稳定刷新的方法，属于随机存取存储器电路设计技术领域，该方法在该存储器内部设置一含有振荡器的稳定刷新电路，该存储器的外部时钟和所述振荡器产生的振荡器时钟进行数字逻辑处理，获得同步振荡时钟；外部时...

本发明提供一种多比特闪存及其错误检测和纠正的方法，其中该多比特闪存包括由多个存储单元组成的存储单元阵列、读写控制模块和具有１位数据纠错功能的错误检测及纠正模块，其中：所述存储单元阵列用于存储第一数据及其对应的校验数据；所述存储单元的相邻...

本发明为一种存储器检错和纠错编码电路及利用其读写数据的方法，其以Ｇ矩阵为逻辑核心，提出的从存储器读取数据的检错和纠错方法，其包含：解码过程和纠错过程；同时提出利用上述检错和纠错方法实现的写入数据的方法，其除了包括：解码过程和纠错过程外，...