本发明涉及一种交换芯片上的缓存控制装置、方法、芯片及存储介质，本发明中的交换缓存控制装置通过交换矩阵端口接收来自交换芯片各个端口的一致性报文，通过三组专用通道进行通信；状态目录表在交换缓存控制装置内部建立，用于记录设备和主机访问的Cac...

本发明涉及基于PCIe Switch的互联池化系统拓扑管理装置及方法，包括用于管理和维护板卡及HOST节点信息的拓扑管理单元、用于查询主机节点是否在位或是否处于工作状态的拓扑查询单元、拓扑监测和状态更新单元；拓扑监测和状态更新单元根据所...

本发明涉及一种PCIe协议报文保序装置，包括基本保序单元、基于基本保序单元构建PCIe交换设备的保序交换网络、基于基本保序单元构建PCIe终端设备的保序终端；基本保序单元包括译码缓存模块、序控制模块和错误处理模块。本发明能实现不同事务类...

本发明涉及PCIe交换机芯片硅前仿真系统，包括仿真系统地址空间映射和PCIe总线模型，仿真系统地址空间映射包括位于根联合体侧的宿主内存空间、位于终端侧的设备寄存器空间；PCIe总线模型包括根联合体总线模型、PCIe交换机芯片硅前模型、存...

本发明提供一种基于virtio的虚拟化IO设备内存管理系统，包括virtio接口、控制单元和处理单元，所述virtio接口是基于virtio协议框架，实现virtio标准化接口；所述控制单元用于和virtio接口交互，获取进行地址转换所...

本发明提供一种多核

本发明提供一种不同部分良好情况下晶片间互连的配置策略，解决多晶片芯片中，部分良好对晶片间连接的影响及应对策略的问题，包括：

本发明提供一种面向多核处理器的片上温度和能耗控制装置，涉及芯片的温度控制装置，用于解决多核处理器的片上系统

本发明提供一种适用于多核处理器的片上负载性能优化装置，包括片上系统的硬件监控模块

本发明提供一种分支预测器，包括分支历史缓冲子系统、分支目标缓冲子系统、分支跳转方向预测器，所述分支历史缓冲子系统用于存储分支预测器进行预测所需要的分支历史信息，通过分支历史信息的条目查看分支指令跳转方向的指示；所述分支目标缓冲子系统分为...

本发明提供一种基于二维扫描链结构的诊断方法，部分或者全部采用二维标准扫描单元构成的扫描链，所述二维标准扫描单元在标准单元增加了一个输入数据和一个输入选择，形成一个X

本发明提供一种动态频率调节方法及装置，属于芯片领域中的锁相环组件，解决了输出频率过冲保护的问题，包括位于系统控制单元与时钟发生器之间的动态频率调节单元，所述时钟发生器的计算与控制逻辑由动态频率调节单元实现，所述时钟发生器向处理器发出系统...

本发明提供一种多裸片互连系统的被动数据缓存实现方法，在裸片中增加被动缓存节点，所述被动缓存节点在Mesh总线中与一致性网关位置相邻，两者间构建有专用的传输通道，所述被动缓存节点具有内部cache，被动缓存途经裸片之间D2D接口的一致性协...

本发明提供一种寄存器间数据转移的方法，将寄存器间数据传递指令分成数据复制和数据传递两种，定义数据复制为MOV指令，定义数据传递为PASS类指令，所述PASS类指令使得将源寄存器数据搬移到目的寄存器后，源寄存器不再需要持有原始数据，处于空...

本发明提供一种二维脉动阵列的数据处理方法及装置，所述包括数据缓冲子系统和脉动阵列，所述脉动阵列根据输入矩阵的行列情况，能够切分成上下两部分或者左右两部分进行运算处理，同时加载数据时控制加载的优先顺序。本发明在基于二维脉动阵列设计的运算单...

本发明提供一种适用于通用处理器的解耦合分支预测方法及装置，分支预测单元能够利用指令指针或地址查找分支指令，提前投机运行并将分支预测结果存储到解耦合队列中，等待指令提取单元提取，如果出现分支预测错误或任何新的重定向指令提取流水线的请求准备...

本发明提供一种适用于通用顺序发射处理器的指令分发处理方法及装置，所述指令分发装置的前端连接到处理器的指令提取单元，后端连接到处理器的执行单元。所述指令分发装置包括指令译码模块、指令执行状态跟踪模块、操作数队列模块、写回数据前递模块、数据...

本发明提供一种适用于通用处理器的硬件循环处理装置，包括应用循环指令的微架构，所述微架构包括硬件循环预测器，用于提供循环体跳出或是返回入口地址的预测，预测的入口地址发送到指令缓存单元，在所识别的地址处检索指令，取出的指令被发送到指令译码单...