【技术实现步骤摘要】
本专利技术涉及pcie交换机芯片硅前仿真系统，属于仿真。
技术介绍
1、pcie是一种高速串行计算机扩展总线标准，使用基于点对点拓扑的高速串行互连，拓扑由端点之间的几个串行链路（或通道）组成。pcie总线的各个层次由芯片硬件逻辑实现，协议共分为4层：物理层、数据链路层、事务层和应用层，其中，物理层实现高速串行链路的收/发和编/解码，数据链路层实现纠错、流控制和确认，事务层使用事务层数据包（tlp）将用户应用程序数据或完成数据转换为pcie事务，应用层则由用户根据应用场景和需求定制和设计，tlp载荷中承载应用层的存储/网络/计算等上层应用相关的协议内容，目前大部分的存储/网络/计算类的设备也均采用标准pcie接口，例如存储类的nvme固态硬盘和hba存储卡，网络类的以太网卡，计算类的gpu卡和加速卡等。
2、pcie交换机芯片是一种集成电路芯片，用于构建基于pcie总线的多个设备的互连拓扑，它实现了tlp的高速转发和路由，提供了pcie端口的扩展和汇聚能力。基于pcie交换机芯片可将多个pcie设备连接到一个根端口上。pcie交换机芯片的主要功能包括tlp报文的接收和发送，数据包的分片和重组，多端口的调度和仲裁，各类应用的流量控制和服务质量保证等，在多个输入端口和多个输出端口之间进行tlp的路由和转发，在pcie互连拓扑中实现不同设备之间的数据交换，具有高带宽、低延迟和可靠性高的特点。如下图所示，pcie交换机芯片通常包含一个上行端口（usp：upstream port）和多个下行端口（downstreamport），
3、pcie交换机芯片系统互连拓扑见图1。
4、在pcie总线的tlp载荷中，承载应用层的存储/网络/计算等上层应用协议相关内容，比较典型的如存储类的nvme协议。基于pcie的nvme协议是一种基于非易失性存储器的读写命令和数据的规范，它定义了宿主（host）与非易失性存储器的通信方式，双方通过队列对进行交互，队列对包括两个队列，分别是提交队列（sq，submission queue）和完成队列（cq，completion queue），其中提交队列用于宿主向nvme设备发送nvme命令，而完成队列则用于nvme设备向宿主反馈命令执行情况。提交队列和完成队列的实体是宿主内存的一个区域，在数据结构上体现为一个环形缓冲区，通过头指针和尾指针分别指示该环形缓冲区的首/尾元素。nvme协议通过门铃机制来告知存储设备提交队列是否有新的命令，在设备侧每个队列都有一个门铃寄存器，对于提交队列而言，这个门铃寄存器表示的是尾指针。宿主将nvme命令写入到提交队列后，更新映射到位于设备寄存器空间中的尾指针门铃寄存器，此时存储设备端知晓有新的命令到来，对其进行处理并进行相应的nvme操作；对于完成队列而言，这个门铃寄存器表示的是头指针，当存储设备完成一个nvme命令时，通过完成队列来把完成的结果告知宿主端，宿主端对其处理后更新映射到位于设备寄存器空间中的头指针门铃寄存器。
5、nvme协议充分利用pcie总线的低延时以及并行性，还有处理器、平台与应用的并行性，在可控制的存储成本下，极大的提升固态硬盘的读写性能，nvme存储设备目前在存储市场中已经被广泛采用，nvme是pcie交换机芯片的一个典型应用场景。硅前仿真作为保障pcie交换机芯片性能的重要手段，需要覆盖pcie交换机芯片连接nvme设备的测试场景，但nvme协议本身较为复杂，涉及到诸多非易失存储介质的命令和操作流程，存在建模难度大且模型复杂度太高影响仿真效率的问题。而网络设备和计算设备协议在pcie侧同样采用了类似nvme的环形队列的宿主-设备交互方式，但在数据结构和流程上与nvme协议存在差别，各家厂商的网卡设备和gpu卡/加速卡设备的pcie总线行为也有所不同，pcie交换机芯片的硅前性能仿真同样需要上述网络类和计算类的设备应用场景。
6、当前现有的技术方案中，如中国专利公开号cn114880977a：软硬件联合仿真系统、方法、装置、设备和存储介质，通过软件仿真器模拟真实软件的运行平台，生成虚拟运行平台以及在所述虚拟运行平台上运行所述真实软件，通过硬件仿真器模拟真实pcie设备的硬件（芯片），通过虚拟连接器仿真所述真实运行平台和真实硬件之间的连接设备，基于上述软件仿真器和硬件仿真器产生读取请求模拟pcie总线上的读写操作。
7、现有的技术方案中，依靠软件仿真器运行真实软件，以此模拟宿主在pcie根联合体的总线行为，虽然能够产生准确的产生各类pcie总线事务，但是受限于软件仿真器的性能以及虚拟连接器的效率，通常性能较低，只能够用于软件和芯片适配和交互流程的仿真验证，不适用于pcie交换机芯片的性能仿真验证，且现有技术缺乏对各类存储设备、网络设备、计算类设备的pcie总线行为的准确描述和建模，无法覆盖包含上述各类设备互连系统中pcie交换机芯片的性能验证场景。
8、基于此，提出本专利技术。
技术实现思路
1、本专利技术针对现有技术存在的不足，提供了pcie交换机芯片硅前仿真系统，具体技术方案如下：
2、pcie交换机芯片硅前仿真系统，包括仿真系统地址空间映射和pcie总线模型；
3、所述仿真系统地址空间映射包括：
4、位于根联合体侧的宿主内存空间、位于终端侧的设备寄存器空间；
5、所述pcie总线模型包括根联合体总线模型、pcie交换机芯片硅前模型、存储设备总线模型、网络设备总线模型、计算设备总线模型、后端延时发生器、总线性能监控器。
6、更进一步的改进，所述宿主内存空间包括存储宿主驱动空间、网络宿主驱动空间、计算宿主驱动空间、数据搬运区域、中断区域；
7、所述存储宿主驱动空间包含ni个存储宿主驱动子空间和一个物理区域页链表区，每个存储宿主驱动子空间用于保存对应存储设备的提交队列和完成队列；
8、所述物理区域页链表区，用于保存存储命令的内存物理地址链表，当且仅当存储命令操作涉及的数据块超过2个物理页内存的大小时，存储设备总线模型收到提交队列条目后需要向存储宿主驱动子空间的物理区域页链表区发起地址和长度固定的读操作；
9、所述网络宿主驱动空间包含nj个网络宿主驱动子空间，每个网络宿主驱动子空间用于保存网络发送描述符环、发送描述符环头指针区和接收描述符环；
10、所述计算宿主驱动空间包含nk个计算宿主驱动子空间和1个二级命令缓冲区，每个计算宿主驱动子空间用于保存命令环和命令环读指针区；
11、所述二级命令缓冲区，用于保存非直接的二级计算命令，计算设备总线模型收到命令环中的一级本文档来自技高网...
【技术保护点】
1.PCIe交换机芯片硅前仿真系统，其特征在于，包括仿真系统地址空间映射和PCIe总线模型；
2.根据权利要求1所述的PCIe交换机芯片硅前仿真系统，其特征在于：所述宿主内存空间包括：
3.根据权利要求2所述的PCIe交换机芯片硅前仿真系统，其特征在于，所述存储命令输入或输出操作的PCIe事务流程步骤包括：
4.根据权利要求2所述的PCIe交换机芯片硅前仿真系统，其特征在于，所述网络收包输入或输出操作的PCIe事务流程步骤包括：
5.根据权利要求2所述的PCIe交换机芯片硅前仿真系统，其特征在于，所述网络发包输入或输出操作的PCIe事务流程步骤包括：
6.根据权利要求2所述的PCIe交换机芯片硅前仿真系统，其特征在于：所述计算命令输入或输出操作的PCIe事务流程步骤如下：
7.根据权利要求2所述的PCIe交换机芯片硅前仿真系统，其特征在于：
8.根据权利要求2所述的PCIe交换机芯片硅前仿真系统，其特征在于：所述存储设备寄存器空间大小=存储设备个数×队列个数×（提交队列尾指针门铃寄存器宽度+完成队
9.根据权利要求2所述的PCIe交换机芯片硅前仿真系统，其特征在于：所述计算设备寄存器空间大小=计算设备个数×命令环个数×命令环写指针寄存器宽度；
10.根据权利要求2所述的PCIe交换机芯片硅前仿真系统，其特征在于：所述存储宿主驱动子空间的物理区域页链表区的大小固定为4096个字节；
...【技术特征摘要】
1.pcie交换机芯片硅前仿真系统，其特征在于，包括仿真系统地址空间映射和pcie总线模型；
2.根据权利要求1所述的pcie交换机芯片硅前仿真系统，其特征在于：所述宿主内存空间包括：
3.根据权利要求2所述的pcie交换机芯片硅前仿真系统，其特征在于，所述存储命令输入或输出操作的pcie事务流程步骤包括：
4.根据权利要求2所述的pcie交换机芯片硅前仿真系统，其特征在于，所述网络收包输入或输出操作的pcie事务流程步骤包括：
5.根据权利要求2所述的pcie交换机芯片硅前仿真系统，其特征在于，所述网络发包输入或输出操作的pcie事务流程步骤包括：
6.根据权利要求2所述的pcie交换机芯片硅前仿...
【专利技术属性】
技术研发人员：周恒钊，李花芳，陈欣明，李慧鹏，
申请(专利权)人：北京数渡信息科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。