在存储器控制器处对命令进行有效调度的系统和方法技术方案

公开了在存储器控制器处对命令进行调度的系统和方法。检测在第一存储器控制器端口和第一再驱动设备之间的传输错误。响应于检测到传输错误可以在第一存储器控制器端口处发起第一校正动作。特定方法可以包括，检测第二存储器控制器端口发起第二校正动作。可以基于在第一校正动作和第二校正动作之间的比较来分发传入的读取命令。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总体涉及数据通信，并且更具体地，涉及减少数据传输错误。
技术介绍
数据传输可以受到在传输中错误的显著影响。例如，传输错误可以影响从存储器控制器向存储器再驱动(redrive)设备发送的读取命令。响应于检测到错误，存储器再驱动设备可以发送专门的错误指示命令警告状态帧。警告状态帧指示读取命令被破坏。存储器控制器可以随后执行校正动作，诸如重新发送失败的命令。例如，存储器控制器可以重放读取命令或者在重放读取命令之前重训练(retrain)存储器控制器和存储器再驱动设备之间的链路。当存储器控制器在校正动作中使用时，其处理新命令和数据的能力下降。例如，存储器控制器可能不可用于从请求代理传输命令或者接收与命令相关的数据。分配给存储器控制器的命令可能在存储器控制器中积压。这种积压可能会增加存储器延迟。在多种情况下，存储器延迟可能导致整体系统性能的不期望下降。因此，存在在存储器控制器处改进命令调度的需求。
技术实现思路
在一个特定实施方式中，公开了在存储器控制器处进行命令调度的改进方法。该方法包括，在第一存储器控制器端口和第一再驱动设备之间检测传输错误。响应于检测到传输错误，在第一存储器控制器处发起第一校正动作。该方法进一步包括确定第二存储器控制器端口发起第二校正动作。基于第一校正动作和第二校正动作的比比较而分发传入的读取命令。在另一特定实施方式中，公开了在存储器控制器处进行命令调度的改进方法。该方法包括确定在存储器控制器和再驱动设备之间的链路要求从存储器控制器向再驱动设备传输同步命令。可以基于信号往返时间而确定不期望的半个核心时钟周期。该方法进一步包括基于对不期望的半个核心时钟周期的确定来调度同步命令的传输。在另一特定实施方式中，公开了在存储器控制器处对命令进行调度的改进方法。 该方法包括从存储器控制器端口接收在周期期间存储器控制器端口的读取队列中的排队命令的数量的指示。可以跟踪向存储器控制器端口传输的发送命令的数量。该方法进一步包括，基于排队命令的数量和发送命令的数量确定在后续周期期间读取队列中的排队命令的预测数量。附图说明在所附权利要求书中阐述了描述本专利技术特征的这些和其他优点和特征，并且形成本专利技术进一步的部分。然而，为更好地理解本专利技术以及通过其使用获得的优势，应当参考其中描述了本专利技术的示例性实施方式的附图以及所附描述性内容。图1是在存储器控制器处对命令进行调度的系统的第一实施方式的框图；图2是在存储器控制器处对命令进行调度的系统的第二实施方式的框图；图3是在存储器控制器处对命令进行调度的系统的第三实施方式的框图；图4是在存储器控制器处对命令进行调度的方法的第一实施方式的流程图；图5是在存储器控制器处对命令进行调度的方法的第二实施方式的流程图；图6是在存储器控制器处对命令进行调度的系统的第四实施方式的框图；图7是在存储器控制器处对命令进行调度的系统的第五实施方式的框图；图8是在存储器控制器处对命令进行调度的系统的第六实施方式的框图；图9是在存储器控制器处对命令进行调度的系统的第七实施方式的框图；图10是在存储器控制器处对命令进行调度的方法的第三实施方式的流程图；图11是在存储器控制器处对命令进行调度的系统的第八实施方式的框图；以及图12是在存储器控制器处对命令进行调度的方法的第四实施方式的流程图。具体实施例方式图1是配置用于在存储器控制器处对命令进行调度的系统的第一实施方式的图示，该系统以100来标记。系统100包括第一再驱动设备108、第二再驱动设备110和存储器控制器102。存储器控制器102包括地址转换单元112、第一存储器控制器端口 104、以及第二存储器控制器端口 106。在特定实施方式中，第一存储器控制器端口 104和第一再驱动设备108经由第一高速链路连接。第二存储器控制器端口 106和第二再驱动设备110可以经由第二高速链路连接。每个高速链路可以指两个单向高速链路。例如，第一存储器控制器端口 104可以经由第一高速链路的南向链路来向第一再驱动设备108传输。第一再驱动设备108可以经由第一高速链路的北向链路向第一存储器控制器端口 104传输。在特定实施方式中，第一存储器控制器端口 104和第二存储器控制器端口 106访问不同的再驱动设备，该不同的再驱动设备包含相相同的存储器内容。例如，第一存储器控制器端口 104和第二存储器控制器端口 106可以是镜像的。第一存储器控制器端口 104和第二存储器控制器端口 106所访问的数据可以相同。存储器控制器102可以比较在第一存储器控制器端口 104处发起的第一校正动作 122和在第二存储器控制器端口 106处发起的第二校正动作124。比较校正动作可以包括确定其中发起校正动作的序列和校正动作的严重性。基于该比较，存储器控制器102可以确定对于处理传入的读取命令126而言哪个存储器控制器端口首先可用。调度由存储器控制器102的首先可用的端口执行传入的读取命令126，这可以降低由传入的读取命令1 造成的延迟(delay)。这种传入的读取命令1 可以在校正动作中使用的存储器控制器端口处变得积压。将在存储器控制器端口处的延迟最小化可以改进存储器等待时间(latency) 并且提高系统100的整体性能。存储器控制器102可以被配置以检测在第一存储器控制器端口 104和第一再驱动设备108之间的传输错误。存储器控制器102可以进一步被配置以响应于检测到传输错误 120而在第一存储器控制器端口 104处发起第一校正动作122。存储器控制器102可以确定第二存储器控制器端口 106发起第二校正动作124。存储器控制器102可以基于第一校正动作122和第二校正动作124的比较来分发传入的读取命令126。第一存储器控制器端口 104可以经由第一高速链路的南向链路向第一再驱动设备108传输命令流。第一再驱动设备108可以将命令流进行解码和重定格式，以向连接至第一再驱动设备108的存储器结构(未示出)发送。存储器结构可以响应于命令流来获取数据并且可以向第一再驱动设备108传输数据。第一再驱动设备108可以将从存储器结构接收的数据重定格式，并且经由高速链路的北向链路向第一存储器控制器端口 104传输经重定格式的数据。第一再驱动设备108可以检测经由第一高速链路的南向链路接收的命令流中的传输错误。例如，第一再驱动设备108可以确定命令流内的第一命令包括不可校正的错误校正代码(ECC)或者循环冗余校验(CRC)错误。在检测到传输错误120之后，第一再驱动设备108可以丢弃命令流中的全部后续命令，并向第一存储器控制器端口 104返回警告状态帧。第一再驱动设备108可以响应于传输错误120来经由第一高速链路的北向链路向第一存储器控制器端口 104返回警告状态帧的流。第一存储器控制器端口 104可以使用所接收的警告状态帧来检测在第一存储器控制器端口 104和第一再驱动设备108之间的传输错误120。例如，基于经由第一高速链路的北向链路接收的警告状态帧，第一存储器控制器端口 104可以确定在第一高速链路的南向链路中发生的传输错误120。第一存储器控制器端口 104可以检测经由第一高速链路的北向链路从第一再驱动设备108接收的数据中的传输错误120。例如，第一存储器控制器端口 1本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：H·L·布莱克蒙，R·S·哈拉登，J·A·基施特，E·麦格隆，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：