本发明专利技术涉及一种伪页面模式存储器架构和方法，是一种非易失性存储阵列包括多个字线和多个列。所述列之一还包括耦合到第一、第二、第三和第四信号线的双稳态再生电路。所述列还包括非易失性存储单元，其具有耦合到第一信号线和第二信号线的载流端和耦合到多个字线之一的控制端。所述列还包括第一晶体管和第二晶体管。第一晶体管耦合到双稳态再生电路的第一端和第五信号线。第二晶体管具有耦合到双稳态再生电路的第二端的第一载流端和耦合到第六信号线的第二载流端。第一晶体管和第二晶体管的栅极端耦合到第七信号线。
【技术实现步骤摘要】
本专利技术涉及存储器集成电路，更具体地，涉及非易失性静态随机访问存储器。
技术介绍
半导体存储器件已经广泛地在电子系统中使用以用于存储数据。通常存在两种类型的半导体存储器，包括非易失性存储器件和易失性存储器件。诸如静态随机访问存储器(SRAM)或动态随机访问存储器(DRAM)器件的易失性存储器件在关断对其供电时丢失数据。相反，诸如快闪可擦除可编程只读存储器(Flash EPR0M)或磁性随机访问存储器 (MRAM)的非易失性半导体存储器件即使在关断供电后仍能保留其电荷。因此，在不能接受由于电源故障或终止而丢失数据的场合，使用非易失性存储器来存储数据。图IA是形成自旋转移矩(spin transfer torque，STT)MRAM单元时使用的磁性隧道结(magnetic tunnel junction, MTJ)的简化截面图。MTJ 10被图示为部分地包括参考层12、隧穿层14和自由层16。参考层12和自由层16是铁磁性层。隧道层(tunneling layer) 14是非磁性层。参考层12的磁化方向是固定的并且不改变。然而，通过使足够大的电流流过MTJ结构，可以改变自由层16的磁化方向。在图IA中，假定参考层12和自由层 16具有相同的磁化方向，即，它们处于平行状态。在图IB中，假定参考层12和自由层16具有相反的磁化方向，即，它们处于逆平行(anti-parallel)状态。在图IC中，假定参考层12 和自由层16具有相同的磁化方向，该磁化方向垂直于自由层16和隧道层14的分界面所定义的平面。在图ID中，假定参考层12和自由层16具有相反的磁化方向，且所述磁化方向垂直于自由层16和隧道层14的分界面所定义的平面。为从图IA示出的平行状态转换到图IB示出的逆平行状态，使参考层12的电压电势相对于自由层16增大。该电压差导致自旋极化电子从自由层16流向参考层12，从而转移它们的角动量并将自由层16的磁化方向改变为图IB所示的逆平行状态。为了从逆平行状态转换到平行状态，使自由层16的电压电势相对于参考层12增大。该电压差导致自旋极化电子从参考层12流向自由层16，从而转移它们的角动量并将自由层16的磁化方向变为图IA所示的平行状态。为了从平行状态转换到非平行状态或相反，施加到MTJ 10的电压以及对应的流6过MTJ的电流必须大于相应的一对阈值。为了使所述转换发生而必须超过阈值电压的电压也称为转换电压V。。同样地，为了发生所述转换而必须超过阈值电流的电流称为转换电流 I。。众所周知，当自由层16和参考层12具有相同的磁化方向(平行状态)时，MTJ 10具有相对低的电阻。相反，当自由层16和参考层12具有相反的磁化方向(逆平行状态)时， MTJ 10具有相对高的电阻。由于MTJ的物理特性，将MTJ从平行状态改变到逆平行状态所需的临界电流通常大于将MTJ从逆平行状态改变到平行状态所需的临界电流。图2A示出了 MTJ 10和关联的选择晶体管20，它们一起形成了 STT-MRAM单元30。 晶体管20通常是NMOS晶体管，因为与PMOS晶体管相比，其固有地具有较高的电流驱动、较低的阈值电压以及较小的面积。如下面将进一步描述的，用于在MRAM 30中写入“1”的电流不同于用于写入“0”的电流。这两种写入情况期间电流流动方向的不对称性是由晶体管 20的栅极到源极电压的不对称性所导致的。因此，适配为输送充足的电流以写入“0”的写入驱动电路可能无法提供足够的电流来写入“ 1 ”。类似地，适配为输送充足的电流以写入 “1”的写入驱动器电路可能会输送与可接受的写入“0”的电流电平相比较大的电流。在下面的描述中，当MRAM单元的关联MTJ的自由层和参考层处于平行(P)状态时，即，当MTJ展现出低电阻时，将该MRAM单元定义为处于逻辑“0”状态。该低电阻状态也被可替换地示为R1ot状态或&状态。相反地，当MRAM单元的关联MTJ的自由层和参考层处于逆平行(AP)状态时，即，当MTJ展现出高电阻时，将该MRAM单元定义为处于逻辑“1”状态。该高电阻状态也被可替换地示为I^high状态或Rap状态。此外，下文中假定MTJ的参考层面向其关联的选择晶体管，如图2A中所示。因此，根据以上的讨论，沿箭头35的方向(向上的方向)流动的电流(i)或者导致从P状态到AP状态的转换，从而写入“1”，(ii)或者使先前建立的关联MTJ的AP状态稳定。同样地，沿箭头方向40(向下的方向)流动的电流 ⑴或者导致从AP状态到P状态的转换，从而写入“0”，(ii)或者使先前建立的关联MTJ的 P状态稳定。然而，应理解，在其他实施例中所述方位(orientation)可以反转，从而使MTJ 的自由层面向其关联的选择晶体管。在这样的实施例(未示出)中，沿箭头35的方向流动的电流(i)或者导致从AP状态到P状态的转换，(ii)或者使先前建立的关联MTJ的P状态稳定。同样地，在这样的实施例中，沿箭头40的方向流动的电流(i)或者导致从P状态到AP状态的转换，(ii)或者使先前建立的AP状态稳定。图2B是图2A的MRAM 30的示意性表示，其中MTJ 10被图示为其电阻根据存储于其中的数据而改变的存储元件。MTJ的状态(i)当电流沿箭头35流动时从P变为AP，并且(ii)当电流沿箭头40流动时从AP变为 P。如上所述，将MTJ从AP状态转换为P状态，或者相反，所需的电压必须超过临界值 Vc。与这一电压相对应的电流被称为临界电流Ic。图3示出了在不同的写入周期期间MTJ 状态(或其电阻)的变化。为了从P状态(低电阻状态)变换成AP状态(高电阻状态)， 施加正电压的Vc。一旦处于AP状态，则去除所施加的电压不会影响MTJ的状态。同样地， 为了从AP状态变换到P状态，施加负电压的Vc。一旦处于P状态，则去除所施加的电压不会影响MTJ的状态。当MTJ处于AP状态并且不接收电压或接收非常小的电压时，MTJ的电阻是&igh。同样地，当MTJ处于P状态并且不接收电压或接收非常小的电压时，MTJ的电阻是 Rlow。图4A示出了被编程以便从逆平行状态(即，高电阻状态，或逻辑“1”状态)转换到平行状态以便存储“0”(S卩，低电阻状态，或逻辑“0”状态)的MTJ 10。假定MTJ 10最初处于逻辑“ 1 ”或AP状态。如上所述，为了存储“0”，使得大于临界电流的电流I。沿箭头 40方向流过晶体管20。为了实现这一点，将晶体管20的源极节点(SL)经由电阻路径(未示出)耦合到地电势，向晶体管20的栅极节点(WL或字线)施加正电压Vpp，并且向晶体管 20的漏极节点(BL或位线)施加正电压Vcc。图5是对于传统MTJ(比如，如图4A和图4B示出的MTJ 10)而言，在大约25ns与 35ns时间之间发生的写入“0”操作期间、以及在大约45ns和55ns时间之间发生的写入 “1”操作期间，在节点WL、SL、SN和BL处的电压电平的示例性时序图。假定电源电压Vrc是 1. 8伏特。信号WL以及作为列选择信号的信号CS被显示为已经被增压到较高的Vpp编程电压3. 0伏特。在写入“0”操作期间，在节点BL、SL和SN处的电压分别被显示为近似等于 1. 43V、0. 3本文档来自技高网...
【技术保护点】
【技术特征摘要】
...
【专利技术属性】
技术研发人员：AE翁格，
申请(专利权)人：格兰迪斯股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。