嵌入式linux平台下SOC处理器与FPGA芯片的通信系统、方法技术方案

本发明专利技术公开了一种嵌入式linux平台下SOC处理器与FPGA芯片的通信系统、通信方法，包括SOC处理器、FPGA芯片，SOC处理器的外部存储器接口EMIF与FPGA芯片的IO引脚电气连接。SOC处理器的外部存储器接口EMIF与FPGA芯片的IO引脚电气连接方式包括FPGA?RAM存储器模式和FPGA?FIFO模式。本发明专利技术具有以下优点：1、在SOC处理器上运行嵌入式linux操作系统并实现FPGA的设备驱动，为FPGA与SOC处理器在嵌入式领域实现高效高速数据通信提供了一种方法；2、在实际应用中，通过用户对FPGA硬件编程后可以扩展SOC处理器实现各种用户自定义的复杂功能。该发明专利技术在无线通信领域、多通道高速数据采集显示领域、自动控制领域应用潜力巨大。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种嵌入式linux平台下SOC处理器与FPGA芯片的通信系统、通信方法，包括SOC处理器、FPGA芯片，SOC处理器的外部存储器接口EMIF与FPGA芯片的IO引脚电气连接。SOC处理器的外部存储器接口EMIF与FPGA芯片的IO引脚电气连接方式包括FPGA?RAM存储器模式和FPGA?FIFO模式。本专利技术具有以下优点：1、在SOC处理器上运行嵌入式linux操作系统并实现FPGA的设备驱动，为FPGA与SOC处理器在嵌入式领域实现高效高速数据通信提供了一种方法；2、在实际应用中，通过用户对FPGA硬件编程后可以扩展SOC处理器实现各种用户自定义的复杂功能。该专利技术在无线通信领域、多通道高速数据采集显示领域、自动控制领域应用潜力巨大。【专利说明】嵌入式I inux平台下SOC处理器与FPGA芯片的通信系统、方法
本专利技术涉及Iinux内核驱动、SOC处理器、和FPGA硬件可编程技术,特别涉及一种嵌入式Iinux平台下SOC处理器与FPGA芯片的通信系统及通信方法。
技术介绍
SOC处理器以其高性能、低功耗、多功能等特点在信息家电、工业控制等领域得到了广泛的应用。在嵌入式控制中，单片机+FPGA、DSP+FPGA都是常见的解决方案。FPGA(现场可编程门阵列）具有编程方便、集成度高、速度快等优点，电子设计人员能够通过硬件编程的方法来实现FPGA芯片各种功能的研发。高端的SOC处理器(如TI公司的达芬奇系列处理器、OMAP系列处理器为双核ARM+DSP架构)，运行速度快，可以实现非常复杂的功能，通常在处理器平台上都运行着嵌入式操作系统。Linux以其内核精炼、高效，源代码开放且免费等优势，在嵌入式SOC领域得到了广泛的应用。SOC处理器上常见的数据通信接口有：UART、USB、I2C、SPI、GPI0、SDI0、以太网口等。芯片厂家为其SOC处理器做Iinux移植时，为这些常见接口提供了驱动支持，所以嵌入式Iinux开发者开发这类应用接口较为简单。在系统板级集成中，SOC处理器运行Iinux系统和FPGA可以通过通用的I2C、SPI、GPI0、UART接口实现低速数据通信，在FPGA中实现I2C、SPI、GPI0、UART接口的难度一般；SDI0接口的速度较快，但其通信接口在FPGA中实现较为复杂；而以太网口适合远程通信，不适合应用到SOC处理器+FPGA的板级系统集成中。
技术实现思路
本专利技术所要解决的技术问题是，针对现有技术的不足，提供一种嵌入式Iinux软件平台下简单、高速适合系统板级集成的SOC处理器与FPGA芯片的通信系统、方法。为解决上述技术问题，本专利技术的技术方案是：一种嵌入式Iinux平台下片上系统SOC处理器与FPGA芯片的通信系统，包括SOC处理器、FPGA芯片，所述的SOC处理器的外部存储器接口 EMIF与FPGA芯片的输入输出弓I脚电气连接。所述的SOC处理器的外部存储器接口 EMIF的引脚包括输入引脚、片选信号引脚EM_CS、写数据信号引脚EM_WE、读数据信号引脚ΕΜ_0Ε、读写使能信号引脚EM_R/W、地址引脚ADDR、数据引脚EM_D。所述的SOC处理器的外部存储器接口 EMIF与FPGA芯片的输入输出引脚电气连接方式包括FPGA RAM存储器模式和FPGA先入先出队列模式。所述的FPGA芯片内部包括实现EMIF控制模块和分布式块随机存储器模块。所述的分布式块随机存储器模块用于缓存FPGA芯片和SOC处理器进行数据交换。所述的EMIF控制模块，用于进行SOC处理器和FPGA芯片中分布式块随机存储器模块的时序匹配。一种嵌入式Iinux平台下片上系统SOC处理器与FPGA芯片的通信系统的通信方法，所述的方法包括以下步骤： 在FPGA先入先出队列模式下，EMIF控制模块中的内部计数器根据写数据信号EM_WE (低有效）或读数据信号ΕΜ_0Ε (低有效）自动产生地址并提供给分布式块随机存储器模块；在FPGA RAM存储器模式下，EMIF控制模块将SOC处理器提供的地址线宽度匹配到分布式块随机存储器模块的地址宽度；在FPGA先入先出队列模式或FPGA RAM存储器模式下，EMIF控制模块都需要SOC处理器提供一个几乎满信号almost_full, —个几乎空almost_empty信号连接到SOC处理器的输入引脚GPIO, SOC处理器写数和读数时检测almost_full, almost_empty信号，只有almost_full信号无效时才能向FPGA写数据,只有almost_empty信号无效时才能读数据。FPGA设备驱动支持以模块的形式向嵌入式Linux系统动态加载和卸载；insmod模块加载实现驱动的初始化，rmmod模块卸载实现资源的释放。本专利技术采用上述结构和方法，具有以下优点：1、在SOC处理器上运行嵌入式Iinux操作系统并实现FPGA的设备驱动，为FPGA与SOC处理器在嵌入式领域实现高效高速数据通信提供了一种方法；2、在实际应用中，通过用户对FPGA硬件编程后可以扩展SOC处理器实现各种用户自定义的复杂功能。该专利技术在无线通信领域、多通道高速数据采集显示领域、自动控制领域应用潜力巨大。【专利附图】【附图说明】下面结合附图和【具体实施方式】对本专利技术作进一步详细的说明；图I为本专利技术中FPGA RAM存储器模式和SOC处理器的电气连接图；图2为本专利技术中FPGA RAM存储器模式与SOC处理器接口功能框图；图3为本专利技术中FPGA FIFO模式和SOC处理器的电气连接图；图4为本专利技术中FPGA FIFO模式与SOC处理器接口功能框图；图5为本专利技术中SOC处理器异步读FPGA时序图；图6为本专利技术中SOC处理器异步写FPGA时序图；图7为本专利技术中DBRAM模块写数读数时序图；图8为本专利技术中FPGA驱动模块初始化流程图；图9为本专利技术中FPGA驱动写数操作流程图；图10为本专利技术中FPGA驱动读数操作流程图；图11为本专利技术中FPGA驱动mmap操作流程图；【具体实施方式】如图I所示一种嵌入式Iinux平台下片上系统SOC (System on Chip)处理器与现场可编程门阵列芯片（即Field-Programmable Gate Array, FPGA芯片)的通信系统,包括SOC处理器、FPGA芯片，SOC处理器的外部存储器接口 EMIF与FPGA芯片的输入输出（Input/Output, 10)引脚电气连接。SOC处理器的外部存储器接口（EMIF接口）具有读写数据速度快的优点。在Linux下，设备驱动程序是应用程序与硬件之间的一个中间软件层，设备驱动程序为应用程序屏蔽了硬件的细节。在应用程序看来，硬件设备只是一个设备文件，应用程序可以像操作普通文件一样对硬件设备进行操作，设备驱动程序是内核的一部分，它主要实现的功能有：对设备进行初始化和释放；把数据从内核传送到硬件和从硬件读取数据；读取应用程序传送给设备文件的数据，回送应用程序请求的数据以及检测和处理设备出现的错误。Linux将设备分为最基本的两大类：一类是字符设备；另一类是块设备。字符设备和块设备的主要区分在于是否使用了缓冲技术。字符设备以单个字节为单位进行顺序读/写操作，通常不使用缓冲技本文档来自技高网...

【技术保护点】
一种嵌入式linux平台下片上系统SOC处理器与FPGA芯片的通信系统，包括SOC处理器、FPGA芯片，其特征在于：所述的SOC处理器的外部存储器接口EMIF与FPGA芯片的输入输出引脚电气连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：徐劲松，杨良勇，孙琴，方小伟，孙义军，
申请(专利权)人：安徽华东光电技术研究所，
类型：发明
国别省市：