使用具有开放内部体积的模具来界定图案。所述模具具有界定所述内部体积并抑制沉积的顶层、底层和侧壁。所述模具的一端为开放的，且相对端具有用作晶种侧壁的侧壁。将第一材料沉积在所述晶种侧壁上。将第二材料沉积在所述所沉积的第一材料上。所述第一和第二材料的沉积是交替的，从而在所述内部体积中形成所述第一和第二材料的交替行。随后选择性地移除所述模具和晶种层。另外，选择性地移除所述第一或第二材料中的一者，从而形成包括剩余材料的独立行的图案。所述独立行可用作例如集成电路等最终产品中的结构，或可用作硬掩模结构以图案化下伏衬底。所述模具和材料行可形成于多个层级上。不同层级上的所述行可彼此交叉。从所述行中的一些行选择性地移除材料可从开口形成例如接触通孔。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及用于制造紧密间隔的结构(例如，集成电路中的特征)的技术。
技术介绍
用于形成紧密间隔的结构的技术具有许多应用。举例来说，集成电路在大小上正 在持续减小。形成集成电路的组成特征(例如，电装置和互联线)的大小也正在不断地减 少以促进此大小减小。减小特征大小的趋势(例如)在例如动态随机存取存储器(DRAM)、快闪存储器、静 态随机存取存储器(SRAM)、铁电(FE)存储器等存储器电路或装置中较明显。作为一个实 例，DRAM通常包括数百万个相同电路元件(称为存储器单元)。存储器单元通常由两个电 装置组成存储电容器和存取场效晶体管。每一存储器单元为可存储一个数据位(二进制 数字)的可寻址位置。位可经由晶体管写入到单元且可通过感测电容器中的电荷来读取。 一些存储器技术使用可充当存储装置和开关两者的元件(例如，使用掺杂银的硫族化物玻 璃的树突状存储器(dendritic memory))，且一些非易失性存储器不需要开关用于每一单 元(例如，磁阻RAM)或将开关并入到存储器元件(例如，用于快闪存储器的EEPR0M)中。在另一实例中，快闪存储器通常包括含有浮栅场效晶体管的数百万个快闪存储器 单元，浮栅场效晶体管可保持电荷。浮栅中电荷的存在或不存在决定存储器单元的逻辑状 态。可通过将电荷注入到单元或从单元移除电荷来将位写入到单元。快闪存储器单元可以 不同架构配置而连接，每一架构配置具有用于读取位的不同方案。在“NOR”架构配置中，每 一存储器单元耦合到一位线且可个别地读取。在“NAND”架构配置中，将存储器单元对准成 单元“串”，且激活整个位线以存取所述单元串中的一个单元中的数据。一般来说，通过减小构成存储器单元的电装置的大小和存取存储器单元的导线的 大小，可使存储器装置变得较小。另外，可通过在存储器装置中的给定面积上装配较多存储 器单元来增加存储容量。然而，对特征大小的减小的需要一般更适用于集成电路，包括通用 处理器和专用处理器。特征大小的不断减小对用以形成所述特征的技术提出了日益更高的要求。举例来 说，光刻通常用以图案化这些特征。通常，光刻涉及使光穿过光罩，且使光聚焦到光化学活 性光致抗蚀剂材料上。因此，平版印刷技术的最终分辨率受例如光学器件和光或辐射波长 等因素的限制。结合特定波长的辐射，光刻利用与所述辐射相容的光致抗蚀剂。在显影之后，光致 抗蚀剂充当掩模以将图案转印到下伏材料。光致抗蚀剂充分稳固以耐受显影步骤而不会变 形，且还充分稳固以耐受用于将掩模图案转印到下伏材料的蚀刻。然而，随着特征大小减 小，光致抗蚀剂掩模特征的宽度也减小，但通常这些掩模特征的高度不会对应地减小。由于 这些掩模特征的高纵横比，可能难以在显影和图案转印步骤期间维持这些薄掩模特征的结 构完整性。因此，充分稳固的光致抗蚀剂材料的可用性可能限制光刻印刷特征的能力，因为 所述特征的大小持续减小。因此，存在对用以图案化特征的高分辨率方法的持续需要。 附图说明本专利技术将从具体实施方式且从附图得到更好的理解，具体实施方式和附图意在说 明而非限制本专利技术。图IA和图IB为根据本专利技术一些实施例的部分形成的结构的示意性横截面侧视图 和俯视平面图。图2A和图2B为根据本专利技术一些实施例的图IA和图IB的部分形成的结构在将开 口形成于牺牲层中之后的示意性横截面侧视图和俯视平面图。图3A和图:3B为根据本专利技术一些实施例的图2A和图2B的部分形成的结构在沉积 晶种壁之后的示意性横截面侧视图和俯视平面图。图4A和图4B为根据本专利技术一些实施例的图3A和图的部分形成的结构在界定 用于沉积抑制侧壁的开口之后的示意性横截面侧视图和俯视平面图。图5A、图5B和图5C为根据本专利技术一些实施例的图4A和图4B的部分形成的结构 在形成沉积抑制侧壁和沉积抑制罩盖层之后的示意性横截面侧视图和俯视平面图。图6A和图6B为根据本专利技术一些实施例的图5A和图5B的部分形成的结构在界定 使牺牲层暴露的开口之后的示意性横截面侧视图和俯视平面图。图7为根据本专利技术一些实施例的图6A和图6B的部分形成的结构在移除牺牲材料 以形成具有开放体积的模具之后的示意性横截面侧视图。图8为根据本专利技术一些实施例的图7的部分形成的结构的示意性透视图。图9A和图9B为根据本专利技术一些实施例的图7和图8的部分形成的结构在将交替 材料行选择性地沉积在模具中之后的示意性横截面侧视图和俯视平面图。图10A、图IOB和图IOC为根据本专利技术一些实施例的图9A和图9B的部分形成的结 构在选择性地移除沉积抑制侧壁、沉积抑制罩盖层和交替材料行中的一行之后的示意性横 截面侧视图和俯视平面图。图11为根据本专利技术一些实施例的图9A和图9B的部分形成的结构在形成上覆于 选择性地沉积的交替行上的另一模具和将第二组交替材料行沉积在所述另一模具中之后 的示意性透视图。图12为根据本专利技术一些实施例的图11的部分形成的结构在移除另一模具的侧壁 和罩盖层之后的示意性横截面侧视图。图13A和图13B为根据本专利技术一些实施例的图12的部分形成的结构在选择性地 移除所述组交替行中的每一组中的所述行中的一者的暴露部分之后的示意性横截面侧视 图和俯视平面图。具体实施例方式本专利技术的实施例允许通过选择性地沉积材料来形成特别小的特征。垂直延伸的表 面(例如，侧壁)提供用于第一材料的选择性沉积的模板和晶种表面。接着将第二材料选 择性地沉积在第一材料上。通过使两种或两种以上材料的沉积交替，可形成第一材料和第 二材料(且任选地更多材料)的交替行。选择性地移除所沉积材料中的一者。在沉积两种以上材料的实施例中，可移除多种材料。有利的是，在一些实施例中，剩余的材料行可形成 最终产物中的结构，从而避免与一些集成电路制造过程所共有的多个图案形成和图案转印 步骤相关联的成本和较低处理量。在一些其它实施例中，可将独立行用作用于图案化下伏 衬底的硬掩模。在这些应用中，本专利技术的实施例可避免通常用以图案化小特征的昂贵且复 杂的基于平版印刷的工艺。将了解，沉积工艺通常在所有暴露表面上沉积材料。为了在晶种表面上选择性地 沉积，其它暴露表面由沉积抑制材料形成或由沉积抑制材料涂覆。举例来说，在一些实施例 中，晶种表面由促进所述表面上的电化学沉积的导电材料形成，而其它表面由抑制所述表 面上的电化学沉积的绝缘材料形成。作为另一实例，在一些其它实施例中，晶种表面由允许 所述表面上的化学气相沉积的材料形成，而其它暴露表面包括沉积抑制材料。在一些实施例中，晶种表面提供于具有开口的模具中。顶层(ceiling)、底层 (floor)和侧壁界定具有暴露的沉积抑制表面的模具的内部体积。晶种表面形成模具的内 部侧壁，且开口允许沉积前驱物进入模具且沉积在晶种侧壁上。所沉积材料横向生长，使得 交替的材料行也在模具内横向生长。模具开口的高度决定行的高度，且行的长度由所述行 的相对端处的相对沉积抑制侧壁之间的距离决定。在材料行的沉积之后，可选择性地移除 模具。另外，可移除所要的所沉积材料行以形成由剩余所沉积材料形成的独立的横向间隔 的行。有利的是，所述沉积工艺控制行的宽度。在一些实施例中，所述沉积工艺可形成 比可直接通过典型平版印刷工艺(例如，193nm或MSnm波长系统)而图案化的行薄的行。 因此，可形成亚平本文档来自技高网...
【技术保护点】
一种图案化方法，其包含： 提供衬底，所述衬底的顶部表面包含沉积抑制材料； 在所述沉积抑制材料上提供大量的牺牲材料； 在所述大量的所述牺牲材料的一侧上形成晶种壁； 在所述大量的所述牺牲材料的相对侧上形成第一和第二沉积抑制壁，所述晶种壁安置于所述第一沉积抑制壁与所述第二沉积抑制壁之间且与所述第一沉积抑制壁和所述第二沉积抑制壁接触； 在所述大量的所述牺牲材料上形成沉积抑制罩盖层； 选择性地移除所述大量的所述牺牲材料以形成开放体积，所述开放体积至少部分地由所述晶种壁、所述第一和第二沉积抑制壁、所述沉积抑制材料和所述罩盖层定边界；以及 在所述开放体积中交替地沉积第一材料和第二材料。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：古尔特杰·桑胡，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。