控制结型场效应晶体管的器件制造技术

本发明专利技术涉及一种使得能够使用习惯用于控制ＭＯＳＦＥＴ／ＩＧＢＴ的栅极控制电路控制ＪＦＥＴ晶体管的器件。该器件包括：由串联的电容器（Ｃ１）和栅极电阻器（Ｒｇ）组成的第一单元，所述第一单元连接在控制电路（１０）的第一输出端（１００）与ＪＦＥＴ晶体管的栅极（Ｇ）之间；由串联的二极管（Ｄ１）和放电电阻器（Ｒ１）组成的第二单元，所述第二单元连接在第一单元的电容器（Ｃ１）与栅极电阻器（Ｒｇ）之间，还连接到栅极控制电路（１０）的第二输出端（１０１）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及控制JFET(结型场效应晶体管)晶体管的器件。
技术介绍
JFET晶体管是包含其功能是允许或禁止电流在漏极⑶与源极⑶之间流动的控制栅极(G)的已知电源开关。如果栅极与源极之间的电压Ves接近零，则这样的晶体管是耗尽型(常开)晶体管。这意味着在控制电压Ves不存在的情况下，漏极-源极沟道导通或者是导通的。相反，如果在不存在栅极与源极之间的电压Ves的情况下漏极-源极沟道不导通，则JFET晶体管是增强型(常闭)晶体管。耗尽型JFET晶体管要求将负电压Ves施加在栅极与源极之间，以便将晶体管截止。 这种电压通常位于-5V到-15V之间。增强型JFET晶体管要求将正电压Ves施加在栅极与源极之间，以便将晶体管导通。 这种正电压通常位于+IV到+3V之间。由于JFET晶体管相对较新，还没有设计出专门控制它们的器件。因此，美国专利 6，661，276已经建议生产一种用于控制增强型JFET晶体管的器件，该增强型JFET晶体管包含习惯用于控制MOSFET (金属氧化物半导体场效应晶体管)晶体管的栅极控制电路10。 这种控制器件显示在附图IA中。如文献US 6，661，276所述，传统MOSFET晶体管要求电压Ves高于10V，而增强型 JFET晶体管要求电压Ves位于IV与3V之间。因此，现有技术的文献建议通过加入特定电路修改MOSFET的栅极控制电路10以便控制JFET。参考图1A，栅极控制电路10因此包含经由特定电路与JFET晶体管的栅极连接的第一输出端100、和与JFET晶体管的源极⑶连接的第二输出端101。就其本身而言，用于修改栅极控制电路10以便控制JFET晶体管的特定电路包含与晶体管的栅极(G)连接和与由第二电阻器Rl和电容器Cl并联组成的组件串联的栅极电阻器民，这种组件与控制电路10的第一输出端100连接。电阻器Rl被选择成将JFET晶体管导通之后流过栅极(G)的电流限制在大约IOOmA(毫安)的可接受值上，并且使电容器Cl的充分、迅速放电成为可能。与MOSFET晶体管相反，JFET晶体管固有地包含连接在它的栅极与它的源极之间和由栅极-源极二极管Dgs和栅极-源极电容器Cgs并联组成的两个寄生部件。在现有技术的文献US 6，661，276中未描述这两个寄生部件。例如，考虑如下值-等于OV或15V的控制电路的输出电压Vs；-具有10Ω阻值的栅极电阻器Rg ；-具有100Ω阻值的第二电阻器Rl;-具有IOnF(毫微法)电容和可充电到12V的电容器Cl ；以及-具有3V的正向电压的栅极-源极二极管Dgs，当描述在现有技术中的器件导通并处在导通状态下时，它的操作如下。将控制电路10的输出电压控制成15V，以便导通JFET晶体管。最初，当电路的电容器Cl、Cgs未充电时，整个15V输出电压施加在栅极电阻器Rg 上，因此，栅极电阻器Rg将电流设置成1. 5A(图1B)。然后，一旦电容器Cl和栅极-源极电容器Cgs充满电，就通过二极管Dgs的正向电压将JFET的栅极电压Vgs设置成3V。因此，12V的电压出现在由电容器Cl和电阻器Rl并联组成的组件的两端上。因此，当栅极-源极电容器Cgs被充电时，因此无法阻止120mA的电流通过栅极-源极二极管流入电路中(图1C)。但是，这个可能高达几安培的电流可能使二极管Dgs变差，并且在电阻器Rl中造成由散热引起的损失。由于电阻器Rl被选择成具有较小值(为了实现JFET晶体管的迅速开关，这是绝对必要的)，所以这种情况更加如此。
技术实现思路
本专利技术的目的是提供一种控制JFET晶体管的器件，当导通JFET晶体管时，不引起散热损失，并且没有使二极管变差的风险。这个目的是通过包含如下的控制JFET晶体管的器件达到的-包含第一输出端和与JFET晶体管的源极连接的第二输出端的栅极控制电路；-由串联的电容器和栅极电阻器组成的第一组件，所述第一组件连接在控制电路的第一输出端与JFET晶体管的栅极之间；以及-由串联的二极管和放电电阻器组成的第二组件，这个第二组件一端连接在第一组件的电容器与栅极电阻器之间，而另一端与栅极控制电路的第二输出端连接。按照一种特征，所述二极管的取向是从JFET晶体管的源极到栅极导通，以便当 JFET晶体管被切换到导通状态时，防止电流流过电阻器R1。按照另一种特征，所述栅极控制电路能够输送15伏的电压，以便导通JFET晶体管。优选的是，将本专利技术的控制器件设计成控制增强型JFET晶体管。按照本专利技术，所使用的JFET晶体管由例如碳化硅或氮化镓制成，从而赋予它低的导通电阻。附图说明其它特征和优点将出现在参考如下附图给出的详细描述中-图IA到图IC示出了用于控制JFET晶体管的现有技术控制器件的电路图；以及-图2A到图2C和图3示出了控制JFET晶体管的本专利技术控制器件的电路图。具体实施例方式既然所使用的部件是相同的，用在图形中的标号在示出现有技术的图IA到图IC 与示出本专利技术的图2A到图2C和图3之间保持不变。图IA到图IC上面已经描述过。显示在图2A到图2C和图3中的本专利技术的控制器件旨在控制增强型JFET晶体管。 可以看出，它也可以用于控制耗尽型JFET晶体管。按照本专利技术，受控JFET晶体管最好由宽带隙材料，例如，碳化硅或氮化镓制成，以便具有低导通状态电阻(RDS。n)，因此造成有限损失，和以便承受得住高压(高于600V)。众所周知，JFET晶体管包含其功能是允许或禁止电流在漏极(D)与源极( 之间流动的控制栅极(G)。此外，还已知JFET晶体管包含寄生部件。这些寄生部件由并联地放置在JFET晶体管的栅极(G)与源极( 之间的栅极-源极二极管Dgs和栅极-源极电容器Cgs组成。 尤其使二极管Dgs的取向是从JFET晶体管的栅极到源极导通。更确切地说，增强型JFET晶体管可以用在几千赫兹到几十万赫兹的频率上的开关应用、像变速驱动那样的应用、开关式电源、或不间断电源(UPS)中。本专利技术的控制器件包含例如设计成控制M0SFET/IGBT (金属氧化物半导体场效应晶体管/绝缘栅双极晶体管)和例如能够输送OV的输出电压Vs或15V的正输出电压Vs的栅极控制电路10。这种栅极控制电路10包含例如由电源供给的输入端、第一输出端100、 和直接与JFET晶体管的源极连接的第二输出端101。假设使用位于IV与3V之间的正电压、例如3V导通增强型JFET晶体管，为了控制 JFET晶体管，必须修改M0SFET/IGBT栅极控制电路10。为此，本专利技术的控制器件包含加入栅极控制电路10中以便能够控制JFET晶体管的特定电路。如上所述，加入的特定电路必须特别限制控制器件中的损失，因此优化由控制器件和JFET晶体管组成的组件的能效。为了使损失最小，本专利技术在于防止电流流过JFET晶体管的栅极，因此流入整个控制器件中。为此，用在本专利技术中的特定电路包含由串联在栅极控制电路10的第一输出端 100与JFET晶体管的栅极(G)之间的电容器Cl和栅极电阻器Rg组成的第一组件。因此， 当栅极-源极电容器Cgs和电容器Cl充满电时，就没有电流流入控制器件中。按照本专利技术，为了使电容器Cl放电，甚至部分放电，本专利技术的器件的特定电路包含由串联的第二电阻器Rl和二极管Dl组成的第二组件。该第二组件一端连接在本文档来自技高网...

【技术保护点】
１．一种控制ＪＦＥＴ晶体管的器件，其特征在于，它包含：－包含第一输出端（１００）和与ＪＦＥＴ晶体管的源极（Ｓ）连接的第二输出端（１０１）的栅极控制电路（１０）；－由串联的电容器（Ｃ１）和栅极电阻器（Ｒｇ）组成的第一组件，所述第一组件连接在控制电路（１０）的第一输出端（１００）与ＪＦＥＴ晶体管的栅极（Ｇ）之间；以及－由串联的二极管（Ｄ１）和放电电阻器（Ｒ１）组成的第二组件，该第二组件一端连接在第一组件的电容器（Ｃ１）与栅极电阻器（Ｒｇ）之间，而另一端与栅极控制电路（１０）的第二输出端（１０１）连接。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：S卡考伊特，
申请(专利权)人：施耐德电器工业公司，
类型：发明
国别省市：FR