Ｔｕｒｂｏ码并行译码器的ＱＰＰ内交织器及其交织方法技术

一种移动通信技术领域的用于Ｔｕｒｂｏ码并行译码器的ＱＰＰ内交织器及其交织方法，该内交织器包括：第一交织单元、第二交织单元和存储单元，第一交织单元用于计算出第一个小码块的交织地址并输出至第二交织单元，第二交织单元依据第一个小码块的外信息在交织时待写入的内存块的块号并结合存储单元输出的计算参数来快速计算出其余小码块的外信息在交织时待写入的内存块的块号。本发明专利技术能快速地产生并行的无冲突的交织地址，能提高处理速度，适应了Ｔｕｒｂｏ的高速并行要求，该方法只需要少量的存储资源，也不增加译码延迟，而且非常容易实现。

【技术实现步骤摘要】

本专利技术涉及的是一种移动通信
的方法，具体是一种Turbo码并行译码器 的QPP内交织器及其交织方法。
技术介绍
第三代通信技术(3G)以后的通信标准需要满足的速率很高，如LTE需要达到 300Mbps以上，因此Turbo译码在高速率时需要采用并行译码器实现，在并行译码过程中需 要同时计算出多个交织器地址，而且这些地址不能造成写内存冲突，所谓的写内存冲突指 的是并行译码器在译码过程中要保证在同一时刻不能写入相同的内存块，幸运的是，LTE等 通信技术标准中的交织器采用的是二次置换多项式(QPP)交织器，这种交织器是最大无冲 突的，可以用于任意并行度的译码。在QPP内交织器中输出比特的下标i与输入比特的下 标Π⑴满足以下关系Π⑴=· i+f2 · i2)modK, 和f2由数据块的长度K决定，它 们的值满足QPP交织器最大无冲突的性质。假设Turbo译码时采用的并行度为W，也就是将码长为K的码块分为W个小码块， 每一个小码块的长度为M，它们之间的关系满足K = W*M。常见的并行度W为2，4，8等。在 并行译码过程中在任意时刻i需要同时产生W个交织地址Π (i+ΙΜ)，0 ^ 1 < W，译码器 根据这W个交织地址将该时刻产生的外信息无冲突地写入到W个内存中，完成交织过程，整 个交织过程如附图说明图1所示。在整个交织过程中，交织地址生成器是核心，现有的技术实现交织地址生成器主 要有两种一种是基于存储的方法，事先计算好各种码长对应的交织地址并存储在存储单 元中，在译码的时候读取即可，这种方法需要占用大量的存储空间，在LTE标准中，粗略估 算需要8M左右的内存空间存储所有188种码长对应的交织地址和解交织地址；第二种方法 是实时计算的方法，递推计算得到Π⑴本文档来自技高网...

【技术保护点】
一种用于Ｔｕｒｂｏ码并行译码器的ＱＰＰ内交织器，其特征在于，包括：第一交织单元、第二交织单元和存储单元，其中：第一交织单元用于计算出第一个小码块的交织地址并输出至第二交织单元，第二交织单元依据第一个小码块的外信息在交织时待写入的内存块的块号并结合存储单元输出的计算参数来快速计算出其余小码块的外信息在交织时待写入的内存块的块号；所述交织地址包括第一个小码块的外信息在交织时待写入的内存块的块号以及写入该内存块的地址。

【技术特征摘要】
一种用于Turbo码并行译码器的QPP内交织器，其特征在于，包括第一交织单元、第二交织单元和存储单元，其中第一交织单元用于计算出第一个小码块的交织地址并输出至第二交织单元，第二交织单元依据第一个小码块的外信息在交织时待写入的内存块的块号并结合存储单元输出的计算参数来快速计算出其余小码块的外信息在交织时待写入的内存块的块号；所述交织地址包括第一个小码块的外信息在交织时待写入的内存块的块号以及写入该内存块的地址。2.一种根据权利要求1所述的内交织器的交织方法，其特征在于，包括以下步骤 步骤一、确定并行度为W，则每个小码块的长度为M，其中W与M都为整数，且要满足K=W*M，K为码长；步骤二、按递推法生成第一个小码块的交织地址Π (i)，i为对应的时刻，0 ^ i <M；^聚，，白勺改，白勺Ifp^mi亥&织、i也i止戶；f)(寸@的外信息在交织时待写入的内存块的块号_ Wx丨以及写入该内存的地址i^m — κ/欢1， 0 < Ram _idx) < W ；步骤四、其余(W-I)个小码块在时刻i的交织地址所对应的外信息在交织时待写入的 内存块的地址^ — <5 欢=Ram addr],其中2彡j彡W ；步骤五、根据 Ram — idx丨=(Ram — idx丨1 +hOmodiW)，其中h卜 h“+2f2， K=U1 +/2(2_7+-1)Μ],求出其余(W-I)个小码块在时刻i的交...

【专利技术属性】
技术研发人员：刘钊元，冯可，俞晖，徐友云，
申请(专利权)人：上海交通大学，
类型：发明
国别省市：31[中国|上海]