记录控制器及奇偶校验码译码器制造技术

一种奇偶校验码译码器，包含：一验证装置，以具有Ｎ行的矩阵乘上Ｎ位节点得到复数检查节点；一可靠度产生装置，依据一信道为每一位节点产生一可靠指标；一可靠度更新装置，基于可靠指针而使该等位节点和该等检查节点相互迭代，以更新Ｎ个分别对应该Ｎ行的交换结果；及一记录控制器，包括：一分离器，依据行权重将矩阵分成至少一行组并输出Ｎ个分别对应该等交换结果的特征信号；一量化裁决装置，依据特征信号为每一行组决定一移位信号；及一量化器，基于移位信号量化这些特征信号后才输出。

【技术实现步骤摘要】

本专利技术是有关于一种记录技术，特别是指一种奇偶校验码(parity-check code) 译码器的记录方式。
技术介绍
低密度奇偶校验码(low-density parity-check code, LDPC)是一种错误更正 码。由于编码增益逼近香农极限(Shannon limit)，近来也逐渐被采用在一些通讯标准 中，譬如第二代卫星数字视频广播(Digital Video Broadcast-Satellite version 2， DVB-S2)、数字电视地面多媒体广播(Digital Terrestrial Multimedia Broadcasting, DTMB)或IEEE 802.11。在接收端中，LDPC译码器是将来自信道的每一待译码位视为一位 节点(bit node)，且其中N个位节点必须满足(N-K)个条件，才能获取正确译码，而该等条 件即称为检查节点(check node) 0在满足该等检查节点为零的前提下，LDPC译码器会使该 等位节点与该等检查节点以迭代方式相互交换该等位节点可能为0或1的机率。而许多LDPC译码器都采用对数相似度比例(Log-likel本文档来自技高网...

【技术保护点】
一种奇偶校验码译码器，适用于通过一通道接收至少Ｎ个经过奇偶校验码编码的待译码位，包含：一验证装置，视每一待译码位为一位节点，并以一具有Ｎ行的同位检查矩阵乘上该Ｎ个位节点来得到复数个检查节点；一可靠度产生装置，依据该信道为每一位节点产生一可靠指标；一可靠度更新装置，基于该等可靠指针而使该等位节点和该等检查节点相互迭代交换讯息，且随每一次迭代交换来更新Ｎ个分别对应该Ｎ行的交换结果；及一记录控制器，包括：一分离器，依据该Ｎ行的行权重将该矩阵分成Ｇ（Ｇ≥１）行组，更依据每一行组的行权重来输出Ｎ个分别对应该等交换结果的特征信号，且属于同一行组的行具有相同的行权重，属于同一行组的特征信号是以相同位长度来表...

【技术特征摘要】

【专利技术属性】
技术研发人员：王承康，洪佳君，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]