快速纠双错Reed-Solomon码译码器制造技术

本实用新型专利技术公开了一种快速纠双错Ｒｅｅｄ－ｓｏｌｏｍｏｎ码的译码器，由伴随式计算电路、错误数目判断电路、错误位置计算电路和错误幅值计算电路组成，并为顺序连接。该译码器工作在有限域ＧＦ（２↑［８］）上的，不用Ｃｈｉｅｎ搜索法和查找表法，采用直接从伴随式结果即可计算出错误位置的快速译码算法，具有译码结构简单，硬件复杂度低、控制信号简单、译码速度快并且不受码长影响等优点，非常适合于要求产品功耗低、信息吞吐快以及数据可靠性高的应用系统中，如便携式ＦＬＡＳＨ存储系统产品中。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种在数字通信、数据存储、网络数据传输等
内进行纠错的一种芯片装置。
技术介绍
在数字通信系统和数据存储系统中，错误控制编码(Error ControlCoding)技术作为数据完整性保护的重要手段，得到广泛应用。数字影音光碟(DVD)，数字式广播(DVB)、大容量存储(Mass-Storage)等系统多采用里德-所罗门(Reed-Solomon，简称RS)码作为错误控制编码来提高数据的可靠性与完整性。一些消费类应用系统(如采用FLASH存储器的Mass-Storage系统)基于产品的性能和成本的考虑，常常以纠双错的RS码作为差错控制编码，保证数据的可靠性和安全性。它们希望RS码的译码电路计算速度快，硬件实现代价小。目前，对于纠双错的RS码的译码电路通常采用两种方法第一种是用Berlekamp-Massey算法(或者Euclidian算法)和Chien搜索算法确定错误的具体位置。这种方法通用性好，但是算法复杂，硬件实现代价高。Chien搜索法需要花费正比于码长的运算时间，译码速度慢。第二种方法是查找表(look-up-table)，它是把预先算好的结果存放在只读存储本文档来自技高网...

【技术保护点】
一种快速纠双错Ｒｅｅｄ－ｓｏｌｏｍｏｎ码译码器，其特征在于：译码器由伴随式计算电路（Ⅰ）、错误数目判断电路（Ⅱ）、错误位置计算电路（Ⅲ）和错误幅值计算电路（Ⅳ）组成，并为顺序连接；其中Ｒｅｅｄ－ｓｏｌｏｍｏｎ码为ＲＳ（Ｎ，Ｎ－４），码长Ｎ是５～２５５中任意整数；输入数据进入伴随式计算电路（Ⅰ），后计算出伴随式Ｓ↓［０］、Ｓ↓［１］、Ｓ↓［２］和Ｓ↓［３］；由错误数目判断电路（Ⅱ）判断发生错误数目；再通过错误位置计算电路（Ⅲ）分别计算出错误位置；通过错误幅值计算电路（Ⅳ），根据发生错误数目计算得到错误位置后，再计算得到错误幅值。

【技术特征摘要】

【专利技术属性】
技术研发人员：楚传仁，骆建军，楼向雄，邓先灿，
申请(专利权)人：汇智系统股份有限公司，汇智科技股份有限公司，
类型：实用新型
国别省市：US[美国]