一种多码率的LDPC码的译码器装置及译码方法制造方法及图纸

本发明专利技术提供了一种基于奇偶校验矩阵多码率的ＬＤＰＣ码的译码器装置和译码方法。应用本发明专利技术提供的译码器装置和译码方法，可以对多种码率的ＬＤＰＣ码进行译码。首先，将不同码率的校验矩阵进行比较，确定码率的对比关系和行重的对比关系，然后，根据上述对比关系，确定校验节点更新单元（ＣＮＵ）数目，并对其进行分组，利用这些ＣＮＵ分组和变量节点更新单元（ＶＮＵ）来安排不同码率ＬＤＰＣ码字的校验节点更新运算和变量节点更新运算。应用本发明专利技术提供的译码器装置和译码方法，不同码率的ＬＤＰＣ码的译码速率相同，而译码器耗费的资源仅与高码率ＬＤＰＣ码率码字单独译码的译码器耗费资源相当。

【技术实现步骤摘要】

本专利技术属于通信领域，具体涉及一种译码器装置和译码方法。
技术介绍
LDPC码，全称Low Density Parity Check Code，即低密度奇偶校验码。在目前已有的信道编码中，LDPC码在某些情况下已经显示出了接近香农限(Shannon’slimit)的抗差错性能，与同样是长码的Turbo码相比，LDPC码的误码平层(errorfloor)出现在很低的误码率区域，且错误码字无法检测的概率为一个极低的非常接近0的值；LDPC码的奇偶校验矩阵H的绝大多数元素为“0”，此即“低密度”的命名由来，而这样的特性使其能够通过简单易于实现的译码方法进行译码，具有极高的实用价值。由于以上几点原因，使得LDPC在近年来成为研究与应用的热点，例如第二代卫星数字电视视频广播标准(DVB-S2)以及我国的数字电视地面传输标准都使用LDPC码作为核心的信道编码。在国内外，有相当多的文献讲述了LDPC码的译码方法与结构。例如对比文献T.Zhang，“Efficient VLSI Architectures for Error-Correcting Coding”，PH.D Thesis，Uni本文档来自技高网...

【技术保护点】
一种多码率的ＬＤＰＣ码的译码器，主要包括：校验节点更新单元ＣＮＵ，其对各种码率对应的校验矩阵中各行的校验信息以及用于校验信息计算的中间信息进行计算；变量节点更新单元ＶＮＵ，其对各个新矩阵中各列的变量信息进行计算；初始化存储器，其对译码器初始输入信息进行存储；迭代存储器，其对校验信息、变量信息、和译码结果进行存储；控制器，对校验节点更新单元和变量节点更新单元的运算进行定序，并对它们与存储器间的数据交换进行控制；其特征在于：所述的译码器能够对不同码率的ＬＤＰＣ码进行译码； 所述的校验节点更新单元ＣＮＵ的个数ｑ被配置为等于不同码率的校验矩阵的行块个数的最小公倍数；所述的变量节点更新ＶＮ...

【技术特征摘要】

【专利技术属性】
技术研发人员：张晓林，赵岭，张展，张超，
申请(专利权)人：北京航空航天大学，
类型：发明
国别省市：11[中国|北京]