System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及半导体器件,具体涉及一种半导体器件的栅极制造方法、一种半导体器件和一种电子设备。
技术介绍
1、作为新一代微波器件,gaas hemt(high electron mobility transistors,高电子迁移率晶体管)器件在频率、增益和效率方面均具有较大优势。gaas hemt的mmic(monolithic microwave integrated circuit,单片微波集成电路)工艺随着应用的频率的不断提高,需要不断微缩栅极的关键尺寸(cd,critical dimension),关键尺寸的缩小需要先进光刻工艺的支撑。由于gaashemt器件产线的本身限制,小于100nm的尺寸需要采用电子束直写工艺技术。随着栅极关键尺寸为了满足频率要求,不断减少到远远小于100nm,例如50nm甚至更小,电子束工艺的实施的难度也随之增加。因此,较小关键尺寸的微缩型栅极的制造存在较大困难,或者说,目前所制造出的器件中栅极的关键尺寸还有待提出相应技术来进一步缩小。
2、另外,传统gaas hemt的mmic工艺中在栅极金属的剥离过程中,过于微缩的伽马形栅极或t形栅极的底部往往容易坍塌,造成微缩型栅极的工艺难以达到理想的良品率。
技术实现思路
1、本专利技术为解决上述技术问题,提供了一种半导体器件及其栅极制造方法、电子设备,不仅能够方便地实现较小关键尺寸的微缩型栅极的制造,而且能够提高栅极结构的稳定性,提高半导体器件的良品率。
2、本专利技术采用的技术
3、一种半导体器件的栅极制造方法,包括以下步骤:在外延片上制作出栅极凹槽并沉积钝化层后,在所述钝化层之上沉积第一保护层;刻蚀所述栅极凹槽内、外水平的第一保护层,并保留所述栅极凹槽两侧壁处竖直的第一保护层,其中,所保留的所述栅极凹槽第一侧壁处竖直的第一保护层作为支撑墙;以所述第一侧壁为第一边界、以所述栅极凹槽内与所述第一侧壁相距预设水平距离处为第二边界,进行栅极底部结构的图形化,其中,所述预设水平距离大于所述支撑墙的厚度;在完成栅极整体结构的图形化,并刻蚀栅极位置处的钝化层和外延片后,沉积栅极金属,形成所述栅极。
4、所述半导体器件为gaas hemt器件,所述外延片为gaas外延片。
5、所述钝化层采用氮化硅,所述第一保护层采用氧化铝。
6、所述钝化层的厚度为40~60nm,所述第一保护层的厚度为40~60nm。
7、采用三层光刻胶进行栅极整体结构的图形化,其中,在最下面一层光刻胶通过电子束直写形成栅极底部结构。
8、所述栅极为伽马形栅或t形栅,包括底部结构和顶部结构,所述顶部结构的宽度大于所述底部结构任意高度位置的宽度,所述底部结构包括上半段和下半段,所述下半段的宽度为所述上半段的宽度与所述支撑墙的厚度之差。
9、所述的半导体器件的栅极制造方法还包括:在形成栅极后的半成品上沉积第二保护层。
10、一种半导体器件,基于上述半导体器件的栅极制造方法制造而成。
11、一种电子设备,包括上述半导体器件。
12、所述电子设备为射频设备。
13、本专利技术的有益效果:
14、本专利技术通过在栅极凹槽内形成支撑墙后基于该支撑墙进行栅极的制作,不仅能够方便地实现较小关键尺寸的微缩型栅极的制造,而且能够在栅极金属剥落过程中对栅极进行支撑,提高栅极结构的稳定性,提高半导体器件的良品率;此外,由于栅极凹槽两侧壁均保留保护层作为内侧墙,还有助于实现基于单边内侧墙的栅极与源极/漏极的自对准,从而进一步减小栅极到源极的间距,大大提高半导体器件的高频性能,利于实现超高频器件。
本文档来自技高网...【技术保护点】
1.一种半导体器件的栅极制造方法,其特征在于,包括以下步骤:
2. 根据权利要求1所述的半导体器件的栅极制造方法,其特征在于,所述半导体器件为GaAs HEMT器件,所述外延片为GaAs外延片。
3.根据权利要求2所述的半导体器件的栅极制造方法,其特征在于,所述钝化层采用氮化硅,所述第一保护层采用氧化铝。
4.根据权利要求3所述的半导体器件的栅极制造方法,其特征在于,所述钝化层的厚度为40~60nm,所述第一保护层的厚度为40~60nm。
5.根据权利要求1-4中任一项所述的半导体器件的栅极制造方法,其特征在于,采用三层光刻胶进行栅极整体结构的图形化,其中,在最下面一层光刻胶通过电子束直写形成栅极底部结构。
6.根据权利要求1所述的半导体器件的栅极制造方法,其特征在于,所述栅极为伽马形栅或T形栅,包括底部结构和顶部结构,所述顶部结构的宽度大于所述底部结构任意高度位置的宽度,所述底部结构包括上半段和下半段,所述下半段的宽度为所述上半段的宽度与所述支撑墙的厚度之差。
7.根据权利要求1所述的半导体器件的栅极制造方
8.一种半导体器件,其特征在于,基于权利要求1-7中任一项所述的半导体器件的栅极制造方法制造而成。
9.一种电子设备,其特征在于,包括根据权利要求8所述的半导体器件。
10.根据权利要求9所述的电子设备,其特征在于,所述电子设备为射频设备。
...【技术特征摘要】
1.一种半导体器件的栅极制造方法,其特征在于,包括以下步骤:
2. 根据权利要求1所述的半导体器件的栅极制造方法,其特征在于,所述半导体器件为gaas hemt器件,所述外延片为gaas外延片。
3.根据权利要求2所述的半导体器件的栅极制造方法,其特征在于,所述钝化层采用氮化硅,所述第一保护层采用氧化铝。
4.根据权利要求3所述的半导体器件的栅极制造方法,其特征在于,所述钝化层的厚度为40~60nm,所述第一保护层的厚度为40~60nm。
5.根据权利要求1-4中任一项所述的半导体器件的栅极制造方法,其特征在于,采用三层光刻胶进行栅极整体结构的图形化,其中,在最下面一层光刻胶通过电子束直写形成...
【专利技术属性】
技术研发人员:卫路兵,
申请(专利权)人:合肥欧益睿芯科技有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。