一种侧墙法沟道缩微方法技术

本发明专利技术涉及一种侧墙法沟道缩微方法，包括以下步骤：S1：选取衬底；S2：在衬底表面沉积厚度为T1的第一介质层；S3：在第一介质层上形成宽度为W1的光刻线条；S4：沿光刻线条在第一介质层上刻蚀宽度为W2的第一凹槽；S5：利用化学气相沉积法的各向同性在第一介质层表面和第一凹槽内沉积厚度为T2的第二介质层，第一介质层上表面与第一凹槽侧壁的第二介质层厚度相等；S6：对第二介质层进行刻蚀，形成第二凹槽。该方法可以使用普通的UV光刻机形成50～100nm的沟道，无需采购更高精度的光刻设备，低成本、高效率的对半导体器件进行加工，在光刻机的最小光刻尺寸的基础上再次缩小刻蚀尺寸，实现半导体器件的沟道缩微。导体器件的沟道缩微。导体器件的沟道缩微。

【技术实现步骤摘要】
一种侧墙法沟道缩微方法


[0001]本专利技术属于微电子
，具体涉及一种侧墙法沟道缩微方法。

技术介绍

[0002]光刻是将掩模版上的图形转移到光刻胶上，通过一系列生产步骤将特定部分除去的一种图形转移技术，广泛用于半导体器件的制作过程中。最小光刻尺度定义为能够借助于使芯片上的光刻胶层通过掩模曝光、使光刻胶显影、清除被显影或未被显影的光刻胶部分、然后腐蚀芯片未被覆盖的区域的光刻工艺而确定图形的最小长度单位。最小光刻尺寸决定了能达到的最小刻蚀尺寸，随着半导体器件不断缩小，对图形刻蚀的最小尺寸要求越来越高，需要的最小光刻尺寸也不断缩小。
[0003]当前比较成熟的光刻机根据光源不同，可分为紫外光源(UV)、深紫外光源(DUV)和极紫外光源(EUV)。光源的波长影响光刻机的最小光刻尺寸，从紫外光源(UV)到深紫外光源(DUV)再到极紫外光源(EUV)，所用光源波长越来越短，光刻精度越来越高，但是价格也越来越贵。现在半导体器件的特征尺寸的缩小通常通过采购更高精度的光刻设备来实现，如深紫外光源光刻机(DUV)和极紫外光源光刻机(EUV)，虽然采用高精度光刻设备可以达到需要的光刻尺寸，但是成本也是极高的。
[0004]因此，如何在不增加成本的情况下，高效率实现在最小光刻尺寸的基础上再缩小刻蚀尺寸是本领域技术人员急需解决的技术问题。

技术实现思路

[0005]为了解决现有技术中存在的上述问题，本专利技术提供了一种侧墙法沟道缩微方法，以及一种应用于半导体的沟道微缩结构。本专利技术要解决的技术问题通过以下技术方案实现：
[0006]本专利技术提供了一种侧墙法沟道缩微方法，包括：
[0007]S1：选取衬底；
[0008]S2：在所述衬底表面沉积厚度为T1的第一介质层；
[0009]S3：在所述第一介质层上形成宽度为W1的光刻线条；
[0010]S4：沿所述光刻线条在所述第一介质层上刻蚀宽度为W2的第一凹槽，W2＝W1；
[0011]S5：利用化学气相沉积法的各向同性在所述刻蚀后的第一介质层表面和所述第一凹槽内沉积厚度为T2的第二介质层，且所述第一介质层上表面的第二介质层与所述第一凹槽侧壁的第二介质层厚度相等；
[0012]S6：对所述第二介质层进行刻蚀，将所述第一介质层上表面及所述第一凹槽底部的第二介质层刻蚀掉，形成宽度为W3的第二凹槽，W3＝W1
‑
2*T2。
[0013]在本专利技术的一个实施例中，所述步骤S6完成后返回步骤S5重新沉积介质层，然后重复步骤S6的方法对重新沉积的介质层刻蚀，并多次循环重复步骤S5和步骤S6，直至最终形成的第N凹槽的宽度为50～100nm。
[0014]在本专利技术的一个实施例中，步骤S2包括：
[0015]利用化学气相沉积法的各向异性在所述衬底表面均匀沉积厚度为T1的第一介质层。
[0016]所述第一介质层的材料和所述第二介质层的材料均包括氮化硅、氧化硅、多晶硅或金属。
[0017]在本专利技术的一个实施例中，步骤S5包括：
[0018]用化学气相沉积法的各向同性在所述刻蚀后的第一介质层表面和所述第一凹槽内沉积厚度为T2的第二介质层，所述化学气相沉积的各向同性的沉积条件包括：衬底温度为250℃，真空度为4.8
×
10
‑4～7
×
10
‑4Pa
，压强为800～1500mt，沉积功率为5～50W。
[0019]在本专利技术的一个实施例中，步骤S6包括：
[0020]采用等离子体刻蚀工艺对所述第二介质层进行刻蚀，所述等离子体刻蚀工艺的条件包括：衬底温度为室温，真空度为4.8
×
10
‑4～7
×
10
‑4Pa，压强为0.5Pa，线圈射频功率为50～100W，刻蚀时长为5分钟。
[0021]本专利技术还提供了一种沟道微缩结构，包括：
[0022]衬底；
[0023]第一介质层；所述第一介质层形成于所述衬底上，所述第一介质层厚度为T1，且所述第一介质层上刻蚀有宽度为W2的第一凹槽；
[0024]第二介质层，所述第二介质层形成于所述第一凹槽的两侧壁，所述第二介质层的厚度为T2，两侧壁的第二介质层之间形成宽度为W3的第二凹槽；且W3＝W2
‑
2*T2；所述第二介质层是利用化学气相沉积法的各向同性沉积得到。
[0025]在本专利技术的一个实施例中，所述第二介质层通过化学气相沉积法的各向同性厚度一致的沉积在第一介质层的上表面和侧表面得到，所述所述化学气相沉积的各向同性的沉积条件包括：衬底温度为250℃，真空度为4.8
×
10
‑4～7
×
10
‑4Pa，压强为800～1500mt，沉积功率为5～50W。
[0026]在本专利技术的一个实施例中，所述宽度为W3的第二凹槽通过将所述第一介质层上表面及所述第一凹槽底部的第二介质层刻蚀掉得到。
[0027]与现有技术相比，本专利技术的有益效果：
[0028]本专利技术提供的侧墙法沟道缩微方法，通过利用化学气相沉积法的各向同性在第一介质层上形成的第一凹槽的侧壁沉积第二介质层，沉积速度快，为多次重复沉积刻蚀创造了条件，无限循环后最终凹槽可以缩至50～100nm，由于所采用化学气相沉积法的高效性，本专利技术形成50～100nm的凹槽沟道是可以实现的，这样就无需使用价格高昂的光刻设备，也无需依赖光刻机本身的线宽尺寸能力，可以大幅降低制造成本，提高制造效率。利用本专利技术的方法使用普通的UV光刻机即可在光刻机的最小光刻尺寸的基础上再次缩小最小刻蚀尺寸，实现半导体器件的沟道微缩，以利于提高半导体器件的集成密度和精度。
附图说明
[0029]图1是本专利技术的侧墙法沟道微缩的方法流程示意图；
[0030]图2a～图2e是本专利技术的侧墙法沟道微缩的方法的工艺过程图；
[0031]图3是本专利技术的方法中使用的沉积介质层的设备结构图；
[0032]图4是本专利技术的方法中使用的刻蚀介质层的设备结构图；
[0033]图5是本专利技术的方法制备的沟道微缩结构示意图。
[0034]附图标记：
[0035]1：衬底；2：第一介质层；3：光刻线条；4：第一凹槽；5：第二介质层；6：第二凹槽；7：光刻胶；
[0036]101：循环水、电路管道；102：进气口；103：载台；104：射频电源；105：沉积腔室；106：抽气管道；107：衬底片；
[0037]201：电路管道；202：进气口；203：载台；204：射频下电极；205：刻蚀腔室；206：射频线圈；207：抽气管道；208：衬底片。
具体实施方式
[0038]下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此。
[0039]实施例一
[0040]请参见图1，图1是本专利技术的侧墙法沟道微缩的方法流程示意图，包括本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种侧墙法沟道缩微方法，其特征在于，包括以下步骤：S1：选取衬底；S2：在所述衬底表面沉积厚度为T1的第一介质层；S3：在所述第一介质层上形成宽度为W1的光刻线条；S4：沿所述光刻线条在所述第一介质层上刻蚀宽度为W2的第一凹槽，W2＝W1；S5：利用化学气相沉积法的各向同性在所述刻蚀后的第一介质层表面和所述第一凹槽内沉积厚度为T2的第二介质层，且所述第一介质层上表面的第二介质层与所述第一凹槽侧壁的第二介质层厚度相等；S6：对所述第二介质层进行刻蚀，将所述第一介质层上表面及所述第一凹槽底部的第二介质层刻蚀掉，形成宽度为W3的第二凹槽，W3＝W1
‑
2*T2。2.根据权利要求1所述的一种侧墙法沟道缩微方法，其特征在于，所述步骤S6完成后返回步骤S5重新沉积介质层，然后重复步骤S6的方法对重新沉积的介质层刻蚀，并多次循环重复步骤S5和步骤S6，直至最终形成的第N凹槽的宽度为50～100nm。3.根据权利要求1所述的一种侧墙法沟道缩微方法，其特征在于，步骤S2包括：利用化学气相沉积法的各向异性在所述衬底表面均匀沉积厚度为T1的第一介质层。4.根据权利要求1所述的一种侧墙法沟道缩微方法，其特征在于，所述第一介质层的材料和所述第二介质层的材料均包括氮化硅、氧化硅、多晶硅或金属。5.根据权利要求1所述的一种侧墙法沟道缩微方法，其特征在于，步骤S5：利用化学气相沉积法的各向同性在所述刻蚀后的第一介质层表面和所述第一凹槽内沉积厚度为T2的第二介质层，所述化学气相沉积的各向同性的沉积条件包括：衬底温度为200～300℃，真空度为4.8
×
10
‑...

【专利技术属性】
技术研发人员：郭琦，高建峰，邓凡，卫路兵，
申请(专利权)人：合肥欧益睿芯科技有限公司，
类型：发明
国别省市：