信息块编码及同步检测的方法和装置制造方法及图纸

本发明专利技术涉及通信领域，公开了一种信息块编码及同步检测的方法和装置。本发明专利技术中，根据满足特定条件的同步字符序列进行信息块编码和同步检测，可以在不增加复杂度的前提下，有效地降低错误同步的概率。本发明专利技术还提出了在不同的长度下最优的同步字符序列，进一步降低了错误同步的概率。

【技术实现步骤摘要】

本专利技术涉及通信领域，特别涉及信息编码及同步检测技术。
技术介绍
随着通信技术的不断发展，用户对通信的容量、速度等各种服务质量的要求越来越高。由于接入网是整个电信网中最具有技术挑战性的区域之一，因此为了满足用户对带宽日益增长的要求，实现接入网的高速化、宽带化和智能化，各种接入技术层出不穷的出现。其中，被认为最有前途的是无源光网络(Passive Optical Network，简称“PON”)技术，尤其是以太网无源光网络(Ethernet Passive Optical Network，简称“EPON”)技术。 EPON技术的主要特点在于维护简单，成本较低，较高的传输带宽和高性能价格比。特别是EPON技术能够提供1GHz(吉赫兹)甚至到10GHz的带宽，这使得同时传送语音、数据和视频业务成为可能。 由于EPON是一种采用无源光传输的技术，不使用具有放大和中继功能的元器件。因此EPON网络的传输距离和分支数目依赖于功率预算和各种传输损耗。随着传输距离或分支比数目的增加，传输数据的信噪比(Signal NoiseRatio，简称“SNR”)逐渐减小，从而就导致了更多的比特错误。为了解决这一问题，在EPON系统中引入了前向纠错(Forward Error Correction，简称“FEC”)技术来提高系统的抗干扰能力，以增大系统的功率预算。 EPON系统中的FEC的基本工作原理是在发送端被传输的以太网帧后附加上FEC校验码字，这些校验码字与被校验的以太网帧数据以某种确定的规则互相关联(约束)，接收端按既定的规则检验以太网帧数据与校验码字的关系，一旦传输中发生错误，就会破坏这种关系，从而实现对以太网帧数据的纠错功能。FEC技术力求用尽可能少的校验字节纠正尽可能多的错误，在开销(增加了校验字节而带来的开销)和获得的编码增益之间找到一个最佳的平衡点。 在EPON系统中，为使发送的数据是接收端可以接收的格式，在采用FEC技术之前，需要使用线路编码技术，该线路编码还必须保证所发送的数据有足够的切换(即0、1之间的变换)以保证接收端能够恢复时钟。线路编码器还提供一种将数据对齐到字的方法，同时线路可以保持良好的直流平衡。 在与以太网系统相关的标准中，已经在物理编码子层(Physical CodingSublayer，简称“PCS”)使用了64b/66b等编码效率更高的线路编码机制。64b/66b线路编码机制是在64比特信息的基础上，增加了2比特的同步字符作为同步头，形成66比特的线路编码块。这2比特的同步字符在正常情况下只有“01”或“10”这两种可能。其中，同步字符为“01”表示64比特信息全部为数据；同步字符为“10”表示64比特信息中包含数据和控制信息。同步字符为“00”或“11”表示传输过程中发生了错误。当经64/66b线路编码后的线路编码块数目达到FEC编码所要求的数据长度时，进行FEC编码。经过FEC编码后产生相关的校验信息。校验信息的长度为64的倍数，从而可以将校验信息形成以64比特为单位的校验信息块。然后在校验信息块的前面加2个比特的同步字符(“00”或“11”)作为校验信息块的同步头，形成66比特的校验信息块及其校验信息块同步头，为描述方便，将64比特的校验信息块及其2比特的校验信息块同步头称为校验块，一个校验块的长度为66比特。 也就是说，经过FEC编码后的线路编码块和校验块均为66比特。每个线路编码块中含有2比特的同步头以及64比特的数据信息块，并且，这2比特的同步头总是互异的；每个校验块中含有2比特的同步头以及64比特的校验信息块，并且，这2比特的同步头总是相同的。因此，接收端就可以利用线路编码块和校验块中的同步头的特性进行同步，从而确定FEC码字的起始和终止的位置(一个完整的FEC码字由若干个线路编码块和若干个校验块组成)。 目前，经过FEC编码后一个码字(该码字由K个线路编码块和M个校验块组成)的结构如图1所示，每个线路编码块中包含2比特互异的同步头和64比特的数据信息块Di(i＝1，2，...K)，每个校验块中包含2比特相同的同步头和64比特的校验信息块Pi(i＝1，2，...M)，并且，第一个校验信息块P1的同步头为“00”，其余的校验信息块Pi(i＝2，3，...M)的同步头为“11”。因此，接收端可利用同步头的特性进行FEC码字同步 然而，本专利技术的专利技术人发现，由于在传输过程中存在噪声干扰等原因，数据信息块的同步头可能会从原来的“01”或“10”变成“00”或“11”，校验信息块的同步头也可能会发生改变，因此，在某种情况下就会导致错误同步。 比如说，FEC码字结构如下 (1)数据信息块的数目为K，校验信息块的数目为M(M＝4)，即FEC码字中包含的信息块的数目为N，N＝K+M＝K+4。 (2)校验信息块始终加在数据信息块的尾端。 (3)每N个信息块及其相应的同步头为一个FEC码字，多个FEC码字首尾相连形成一连串的信息。 如图2中的“错误同步1”部分所示，当FEC码字中的第K个(即图2中的第i+K-1的位置)数据信息块的同步头中的一个比特发生错误，使原来的“01”或者“10”变成了“00”(即变成了第一个校验信息块的同步头)；同时此FEC码字里的第一个校验信息块的同步头从原来的“00”变成“11”(即变成了第二个校验信息块的同步头)；第三个校验信息块的同步头没有发生变化还是“11”，并且前一个FEC码字中的第四个校验信息块(即图2中的第i-1的位置)的同步头中的一个比特发生错误，从原来的“11”变成了“10”或者“01”(即变成了数据信息块的同步头)。这时接收端就会把i-1到i+K+2错误看成一个FEC码字进行同步，并完成同步功能，从而导致了错误同步。图2中的“错误同步2”部分是另一种导致错误同步的情况，与错误情况1的主要区别是出现错误的同步字符的位置不同，在此不再赘述。 在如图2所示的“错误同步1”中，由于一个FEC码字中有4个同步比特发生错误而造成了错误同步，因此这4比特就是导致FEC码字错误同步的比特数。当然，在这4个比特发生错误的同时，还可能存在其余的数据信息块的同步头也发生了错误，且该同步头的2个比特是同时发生错误的情况。如某个数据信息块的同步头从“01”变成“10”或从“10”变成“01”，则此时导致图2所示的“错误同步1”的比特数目为6比特。但由于发生6比特错误的概率和发生4比特的概率相比是可以忽略不计的。因此，在统计出现错误同步时，可以只考虑导致FEC码字错误同步的最少比特数，对于图2所示的“错误同步1”而言，最少比特数即为4比特。校验信息块的数目M＝4，且校验信息块的同步头采用现有技术的序列(即00，11，11，11)时，各种可能导致FEC码字错误同步的最少比特数如表1所示。其中，FEC码字同步起始点为i时表示正确同步，因此最少比特数为0，FEC码字同步起始点为i-1时，即为图2中“错误同步1”的情况，因此最少比特数为4，依次类推。需要说明的是，FEC码字每N个信息块就循环一次，即信息块起始点i，i+N，i-N所指的都是FEC码字中的数据信息块D1。 表1 也就是说，在使用现有技术时，当一个FEC码字中有4个同步比特本文档来自技高网...

【技术保护点】
一种信息块编码方法，其特征在于，包括以下步骤：通过前向纠错编码ＦＥＣ得到Ｍ个连续的校验信息块，根据同步字符序列｛Ｔ↓［ｊ］｝为所述连续的Ｍ个校验信息块各添加一个同步字符作为同步头，其中为第ｊ个信息块Ｐ↓［ｊ］添加的同步字符为Ｔ↓［ｊ］，所述同步字符序列｛Ｔ↓［ｊ］｝满足以下条件：＊Ｄｉｆｆ（Ｔ↓［ｉ］，Ｔ↓［ｉ＋１］）＞１，并且，＊Ｄｉｆｆ（Ｔ↓［ｉ］，Ｔ↓［ｉ＋２］）＞０，其中，函数Ｄｉｆｆ（Ｘ，Ｙ）＝＊＊＊，１≤ｊ≤Ｍ，Ｍ为大于３的整数。

【技术特征摘要】

【专利技术属性】
技术研发人员：耿东玉，封东宁，梁伟光，弗兰克埃芬博格，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：94[中国|深圳]