本发明专利技术涉及一种具有迟滞值的输入接受器，包括：差动放大器，其具有用以接受输入信号的第一输入端，连接至参考节点的第二输入端，以及提供第一输出信号的输出端，此第一输出信号具有分别用以指示所述输入信号的状态第一状态及第二状态；参考电路，其提供参考节点并产生在标称阈压值的参考信号；及堆栈装置，其连接至差动放大器的输出端及参考节点，并根据第一输出信号，与输入信号相反的方向，在上阈值电压及下阈值电压之间调整参考信号。本发明专利技术中具有迟滞值输入接受器，具有较高的噪声免疫力，可以承受更高的噪声，而仍能在总线操作电压维持正确逻辑运算，且无现有使用迟滞值装置的降低速度、增加耗能及额外的总线负担等缺点。
【技术实现步骤摘要】
本专利技术涉及输入接受器，尤其是涉及一种给迟滞值提供输入接受器，以给输入信号提供适当的噪声容受范围的方法及装置。
技术介绍
在早期集成电路的设计中，互补式金属氧化半导体(CMOS)输出驱动器被规划为推-挽式元件。结果，视电路温度、供应电压及制造过程的差异，输出总线的噪声会明显波动，而噪声同时也是汇集在集成电路的装置数量的函数。近年来，由于技术的不断发展，导致装置尺寸及使用电压逐步降低，设计者被迫更积极地在外部总线处理噪声问题，以使系统内的电路运作速度能最大化。最近工业界解决输出驱动器问题的观念为从推-挽式输出转而趋向于使用差动输入接受器。差动输入接受器的一侧连接一参考电压，另一侧则由开路漏极N-信道装置所驱动。典型的开路漏极N-信道装置由芯片提供，而总线拉升电阻则从芯片内或自外部提供，例如在系统主机板等。上述类型的输出驱动器盛行于工业界，由英特尔(Intel)所开发的奔腾(Pentium)X86系列的微处理器就是其中一例。奔腾(Pentium)微处理器使用开路漏极N-信道输出装置驱动一1.5V总线，其参考阈值为1.0V。较新的总线规格则使用更低的电压，例如参考阈值为0.83V的1.25V总线。通常使用56欧姆拉升终端，并且在拉降阻抗则未指定时，开路漏极信道装置被使用而符合总线的切换及时序规格。工业界采用Assisted Gunning Transceiver Logic(AGTL，Assisted Gunning Transceiver Logic，援助发射接收逻辑电路)这个名称来广泛描述连接这类总线的装置。这些装置被称为AGTL装置或AGTL逻辑或简称AGTL。然而现有的输入接受器在输入信号具有高噪声的场合有其缺点。具有高噪声的输入信号会在集成电路上导致错误触发及不当运作上。就该些接受器，其触发或切换的门槛是由邻近设计切换阈值的一电压范围所界定。而此一电压范围的限制大致是由制造过程、操作温度及操作电压所决定。其它输入装置如施密特触发装置(Schmidt Trigger device)被设计成可为输入信号提供迟滞值，但是以降低速度、增加耗能及额外的总线负担等做为其代价。如果根据较新总线规格而降低电压，会使噪声的容受度随之降低，而使噪声问题越来越严重。因此急须提供一种输入接受器，可以承受更高的噪声，而仍能在总线操作电压下维持正确逻辑运算，包含在较新规格下的较低电压。也为急需者提供一种输入接受器，可以取代现有输入接受器，而具有较高的噪声免疫力，而不会付出如现今使用迟滞值的装置，像施密特触发装置的代价。
技术实现思路
本专利技术所要解决的技术问题在于提供一种使用滞后变动参考值的输入接受器，具有较高的噪声免疫力，可以承受更高的噪声，而仍能在总线操作电压下维持正确逻辑运算，且无现有使用迟滞值装置的缺点。为了实现上述目的，本专利技术提供了一种具有迟滞值的输入接受器，其特点在于，包括一差动放大器，其具有用以接受一输入信号的一第一输入端，连接至一参考节点的一第二输入端，以及提供一第一输出信号的一输出端，此第一输出信号具有分别用以指示所述输入信号的状态第一状态及第二状态；一参考电路，其提供所述参考节点并产生一在标称阈压值的参考信号；及一堆栈装置，其连接至所述差动放大器的输出端及所述参考节点，并根据所述第一输出信号，与所述输入信号相反的方向，在上阈值电压及下阈值电压之间调整所述参考信号。上述输入接受器，其特点在于，所述参考电路包含一分压器，该分压器具有第一中节点以做为所述参考节点，并分割一电源电压信号以产生所述参考信号。上述输入接受器，其特点在于，所述分压器包含多个P-信道装置，该多个P-信道装置在电源电压信号及接地端间以串连方式相接。上述输入接受器，其特点在于，每一个P-信道装置具有相互连接在一起的一基体及一源极，以及相互连接在一起的一栅极及一漏极。上述输入接受器，其特点在于，其中第一中节点提供所述参考信号，该参考信号的标称值约为所述电源电压信号的三分之二。上述输入接受器，其特点在于，所述堆栈装置包含一P-信道装置，具有一源极连接至所述差动放大器，并具有一栅极及一漏极连接至所述参考节点；及一N-信道装置，具有一源极连接至所述差动放大器的输出端，一漏极连接至所述参考节点，及一栅极连接至所述分压器。上述输入接受器，其特点在于，所述分压器包含一第二中节点，其连接所述N-信道装置的所述栅极。上述输入接受器，其特点在于，所述第一中节点具有约为所述电源电压信号的三分之二的一标称电压值，且其中所述第二中节点具有约为所述电源电压信号的三分之一的一标称电压值。上述输入接受器，其特点在于，还包含所述输入信号被提供给所述差动放大器的一反相输入端，其中所述第一输出信号以所述输入信号的方向的相反方向进行切换；及一反相器，其具有一输入端连接至所述差动放大器的所述输出端，及一输出端用以提供一第二输出信号以显示所述输入信号的状态。本专利技术还提供一种集成电路，其特点在于，包括一电源接脚及一接地接脚，两者共同接受一总线电压；一差动放大器，其由总线电压提供电源，并具一反相输入端以接受一输入信号，一非反相输入端以接受一参考信号，及一输出端以提供具有第一及第二状态的一数字信号来指示所述输入信号的状态；一参考电路，其桥接于所述电源接脚及接地接脚之间，并提供位于一标称阈值电压的所述参考信号；及一切换电路，其连接所述差动放大器的所述输出端，并根据所述数字信号的状态，调整所述参考信号至高或低于所述标称阈值电压的上或下阈值电压。上述集成电路，其特点在于，所述参考电路包含一电阻式分压器，该电阻式分压器具有一第一中节点以提供所述参考信号。上述集成电路，其特点在于，所述电阻式分压器包含多个P-信道装置，该多个P-信道装置堆栈于所述电源接脚及接地接脚之间。上述集成电路，其特点在于，所述多个形成堆栈的P-信道装置的每一个，包含相互连接在一起的一基体和源极，以及相互连接在一起的一栅极和漏极。上述集成电路，其特点在于，所述切换电路包含所述分压器，其包含一第二中节点；一第一P-信道装置，其具有分别连接至所述第一中节点的一栅极和一漏极，以及连接至所述差动放大器的所述输出端的一源极；及一N-信道装置，其具有连接至所述第一中节点的一漏极，连接至所述第二中节点的一栅极，以及连接至所述差动放大器地所述输出端的一源极。上述集成电路，其特点在于，所述第一中节点具有约为所述总线电压的三分之二的一标称电压值，且其中所述第二中节点具有约为所述总线电压的三分之一的一标称电压值。本专利技术还提供一种构建具有迟滞值的输入接受器的方法，其特点在于，包括提供具有标称阈值电压的参考节点；以差动放大器比较参考节点电压与输入信号电压，差动放大器在一较高电压及一较低电压之间进行切换；当差动放大器切换至较高电压时，增加参考节点电压至一上阈值电压；及当差动放大器切换至较低电压时，减少参考节点电压至一下阈值电压。上述构建具有迟滞值的输入接受器的方法，其特点在于，所述提供参考节点的步骤包含在电压来源的端子间堆栈多个第一P-信道装置，并设立中节点的步骤。上述构建具有迟滞值的输入接受器的方法，其特点在于，所述增加参考节点电压的步骤包含激活一第二P-信道装置，第二P-信道装置连接至所述多个第一P-信道装置的步骤。上述构建具有迟滞值的输入接受本文档来自技高网...
【技术保护点】
一种具有迟滞值的输入接受器，其特征在于，包括：一差动放大器，其具有用以接受一输入信号的一第一输入端，连接至一参考节点的一第二输入端，以及提供一第一输出信号的一输出端，此第一输出信号具有分别用以指示所述输入信号的状态第一状态及第二状态 ；一参考电路，其提供所述参考节点并产生一在标称阈压值的参考信号；及一堆栈装置，其连接至所述差动放大器的输出端及所述参考节点，并根据所述第一输出信号，与所述输入信号相反的方向，在上阈值电压及下阈值电压之间调整所述参考信号。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：詹姆斯R伦伯格，
申请(专利权)人：威盛电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。