光学光刻方法技术

一种光学光刻方法，该方法用于在一基板上的一光致抗蚀剂层内形成多个封闭图案，且该些图案互相分离并呈阵列排列，该光学光刻方法包括下列步骤：　　　　提供一相位移掩模，其上包含有多个第一相位移透光区域、多个第二相位移透光区域以及一非相位移区域，该些第一相位移透光区域与该些第二相位移透光区域呈有规律性的交错阵列排列，且第一相位移透光区域与第二相位移透光区域之间被该非相位移区域所分隔并具有相位差；以及　　　　进行一曝光工艺，使光线照射该相位移掩模，以在该光致抗蚀剂层内形成分别对应于第一相位移透光区域和第二相位移透光区域的封闭图案。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术提供一种光刻方法(lithography method)，特别地提供一种利用交替式相位移掩模(alternate phase shift mask，altPSM)来消除侧叶小微波效应(side-lobe effect)并在光致抗蚀剂层(photoresist layer)中制作出具有优良分辨率的图案的方法。
技术介绍
在集成电路的制作过程中，光刻工艺早已成为一种不可或缺的技术。光刻工艺主要是先将所设计的图案，例如电路图案、布植区域的布局图案、以及接触孔图案等，形成于一个或多个的掩模上，然后再通过曝光程序将掩模上的图案利用步进及扫瞄机器(stepper & scanner)转移至半导体晶片上的光致抗蚀剂层内。凭借精良的光刻工艺，半导体制造者才得以顺利地将复杂的电子电路布局图案精确且清晰地转移至半导体晶片上。由于半导体产业的组件尺寸日益缩小，因此如何提高光刻工艺的分辨率成为关键课题。从理论上而言，提高分辨率最直接的方法是利用短波长的光来对光致抗蚀剂进行曝光，波长越短，则所形成图案的分辨率越高。这个方法看起来虽然简单，但却并不可行，因为短波长光源的取得并不容易，再者，利用短波长的光来进行曝光时，设备的损耗将十分可观以至于缩短了设备的使用寿命，进而提高了成本，使产品不具有竞争力。由于上述理论与现实条件的矛盾，业界无不进行各项研究以期能解决这一问题。请参考图1，图1为公知的利用辅助图形来改善接触孔图案22分辨率的方法的示意图。如图1所示，公知的利用辅助图形来改善接触孔图案的分辨率时，首先利用光学近似修正(optical proximity correction，OPC)方法，在设计掩模布局(未示出)时利用模拟计算将一些小辅助棒(assist bar)插入到有规律的布局图形之中，通过一验证程序确认无误后，再将掩模布局移转到掩模10上。在图1中可以清楚的看到，掩模10上除了包含有多个接触孔图形12之外，还包含有多个穿插于各接触孔图形12之间的辅助图形14。然后进行曝光工艺，使光线照射掩模10，以在芯片16表面的光致抗蚀剂层18中形成多个分别对应于各接触孔图形12的接触孔图案22。由于各接触孔图形12之间的辅助图形14仅被用来应用光的干涉原理，以提高各接触孔图案22的分辨率，其并不会因为曝光工艺而在光致抗蚀剂层18中形成对应的图案，因此光致抗蚀剂层18中除了各接触孔图案22之外，均为平坦的部分，以利于后续刻蚀工艺时制作接触孔(未示出)之用。除了上述的利用辅助图形来改善接触孔图案分辨率的方法外，现有技术中也采用利用半透型掩模(half-tone mask)来改善接触孔图案分辨率的方法，而所谓的半透型掩模为相位移掩模的一种。请参考图2，图2为公知的利用半透型掩模来改善接触孔图案44分辨率的方法的示意图。如图2所示，半透型掩模30的底板为石英基板，其上包含有多个接触孔图形32以及一包围各接触孔图形32不完全透光区域34。事实上，半透型掩模30中的不完全透光区域34被一单层(single)的嵌附层(embedded layer)36所涂布，而嵌附层36不仅为一吸收层，也是一相移层，利用此单层的嵌附层36，可以达到工艺上所需的穿透率(transmittance)以及相移角度，因此其也被称为吸收相移层(absorptive shifter)。因此，当利用特定波长的光线(与嵌附层相关)进行曝光工艺时，光线可以顺利穿透各接触孔图形32而到达位于芯片38上的光致抗蚀剂层42，而由于嵌附层36具有一定的穿透率(通常介于2～15％)，部分穿透嵌附层36的光线的相位将会有180度的变化，并与穿透接触孔图形32的光线产生破坏性干涉(destructive interference)。接着，在进行显影、烘烤工艺之后，将会在光致抗蚀剂层42中形成相应的接触孔图案44，并且由于光线穿透嵌附层36所引发的干涉作用，使得接触孔图案44的分辨率得以被改善。然而，以上所述的两种方法，均有其应用或是功效上的局限。以利用辅助图形来改善接触孔图案分辨率的方法而言，当所欲形成的图案太小时，不仅对于分辨率没有帮助，原本应该分开的接触孔图案在光刻工艺之后，还可能连在一起。事实上，通常应用此方法时，所欲形成的图案间隔与所欲形成的图案线宽的比值大于1/2。而就利用半透型掩模来改善接触孔图案分辨率的方法而言，当嵌附层的穿透率过高时，所产生的例叶光强度太强，将会产生多余的图案，而当嵌附层的穿透率过低时，相移破坏性干涉现象太弱，无法有效改善图案边缘的小微波现象，进而影响到图案边缘的分辨率。另外，也有一些通过调整机器本身参数的方法被采用过，如改变曝光能量(expose energy)、曝光时间(expose time)、调整孔径(aperture)，以及利用偏轴发光(off-axis illumination)等，以期能达到良好的分辨率，并在分辨率与景深(depth of focus)之间得到平衡，但不见得能达到令人满意的效果，同时也往往耗费许多人力、时间，并造成设备的折损。因此，如何能发展出一种新的光刻方法，其不仅能有效改善接触孔图案的分辨率，又能应用于小尺寸的图案，同时又可以利用现行的设备来实施，并且不会增加设备的损耗，便成为十分重要的课题。
技术实现思路
因此本专利技术的主要目的在于提供一种已知的交替式相位移原理来改善接触孔图案的分辨率和景深。本专利技术提供一种，该方法用以在基板上的光致抗蚀剂层内形成多个互相分离并呈阵列排列的封闭图案，该包括下列步骤首先提供一相位移掩模，其上包含有多个第一相位移透光区域、多个第二相位移透光区域，以及一非相位移区域，第一相位移透光区域与第二相位移透光区域呈规律性的交错阵列排列，且第一相位移透光区域与第二相位移透光区域之间被非相位移区域所分隔，随后进行曝光工艺，使光线照射该相位移掩模，在光致抗蚀剂层内形成分别相应于第一相位移透光区域以及第二相位移透光区域的封闭的图案。本专利技术用来改善接触孔图案的分辨率的光刻方法，利用一交替式相位移掩模与传统的曝光、显影及烘烤工艺，通过单次的曝光在光致抗蚀剂层中制作出具有优良分辨率的接触孔图案。由于不必在掩模的布局图上插入微小的辅助棒，图案间隔与图案线宽的比值不需要受到大于1/2的限制，故应用范围明显增大。同时，在利用所设计的交替式相位移掩模来制作接触孔图案时，光线在接触孔图案的边缘将会因破坏性干涉而消除侧叶小微波现象，进而达到利用半透型掩模来制作接触孔时所无法达到的改善接触孔图案分辨率的目的。在本专利技术方法可以轻易制作出具有优良分辨率的接触孔图案的前提之下，不仅不必使用具有短波长的曝光光源，也不必在曝光能量、曝光时间、孔径以及偏轴发光方式等方面多做调整，不但可以节省人力，也可以有效延长设备的使用寿命，并因而缩短产品工艺时间以及降低产品成本。附图说明图1示出的是公知的利用辅助图形来改善接触孔图案分辨率的方法的示意图；图2示出的是公知的利用半透型掩模来改善接触孔图案分辨率的方法的示意图；图3示出的是本专利技术的第一实施例中的利用交替式相位移掩模来改善接触孔图案分辨率的方法的示意图；图4示出的是本专利技术的第一实施例中的交替式相位移掩模的俯视图；图5示出的是本专利技术的第二实施例中的交替式相位移掩模的俯视本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种光学光刻方法，该方法用于在一基板上的一光致抗蚀剂层内形成多个封闭图案，且该些图案互相分离并呈阵列排列，该光学光刻方法包括下列步骤提供一相位移掩模，其上包含有多个第一相位移透光区域、多个第二相位移透光区域以及一非相位移区域，该些第一相位移透光区域与该些第二相位移透光区域呈有规律性的交错阵列排列，且第一相位移透光区域与第二相位移透光区域之间被该非相位移区域所分隔并具有相位差；以及进行一曝光工艺，使光线照射该相位移掩模，以在该光致抗蚀剂层内形成分别对应于第一相位移透光区域和第二相位移透光区域的封闭图案。2.如权利要求1所述的方法，其中该基板包括半导体晶片、玻璃基板、高分子基板或石英基板。3.如权利要求1所述的方法，其中该光致抗蚀剂层包括正型光致抗蚀剂层。4.如权利要求1所述的方法，其中该些封闭图案包括接触孔图案或逻辑电路中的逻辑单元图案。5.如权利要求1所述的方法，其中该相位移掩模为交替式相位移掩模。6.如权利要求5所述的方法，其中第一相位移透光区域与第二相位移透光区域的相位差为180度。7.如权利要求1所述的方法，其中该非相位移区域为一完全不透光区域，且该非相位移区域包括一铬膜。8.如权利要求1所述的方法，其中该非相位移区域为一不完全透光区域，且该非相位移区域的透光率为6％、9％、18％或20％。9.一种光学光刻方法，该方法用...

【专利技术属性】
技术研发人员：赖俊丞，
申请(专利权)人：力晶半导体股份有限公司，
类型：发明
国别省市：