非易失性存储器设备及其操作方法技术

提供了一种非易失性存储器设备和操作方法。非易失性存储器设备包括：存储器单元阵列，包括多个平面，每个平面包括多个存储器块；地址解码器，连接到存储器单元阵列；电压生成器，被配置为向地址解码器施加操作电压；页缓冲器电路，包括与每个平面相对应的页缓冲器；数据输入/输出电路，连接到被配置为输入和输出数据的页缓冲器电路；以及控制单元，被配置为控制地址解码器、电压生成器、页缓冲器电路和数据输入/输出电路的操作，其中，控制单元被配置为通过检查访问地址的存储器块是否是坏块来在多操作或单一操作中操作。在多操作或单一操作中操作。在多操作或单一操作中操作。

【技术实现步骤摘要】
非易失性存储器设备及其操作方法


[0001]本专利技术概念涉及半导体存储器，更具体地，涉及非易失性存储器设备及其操作方法。

技术介绍

[0002]半导体存储器设备是使用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)或磷化铟(InP)的半导体来实现的存储设备。半导体存储器设备可以大致分为易失性存储器设备和非易失性存储器设备。
[0003]易失性存储器设备是当电源被切断时存储的数据消散的存储器设备。易失性存储器设备可以包括SRAM(静态RAM)、DRAM(动态RAM)、SDRAM(同步DRAM)等。非易失性存储器设备是即使在电源被切断时也保持存储的数据的存储器设备。非易失性存储器设备可以包括闪存设备、ROM(只读存储器)、PROM(可编程ROM)、EPROM(电可编程ROM)、EEPROM(电可擦除和可编程ROM)、电阻存储器设备(例如，PRAM(相变RAM)、FRAM(铁电RAM)和RRAM(电阻RAM))等。
[0004]随着半导体技术的发展，一种基于闪存的存储器设备正在开发中。在单平面结构半导体存储器中，一次仅对一个块执行存储器操作。另一方面，在多平面结构半导体存储器中，由于可以同时对连续布置在相邻平面中的块(相邻块)执行存储器操作，因此性能得到改进。因此，可以使用多平面结构来改进半导体存储器设备的性能。

技术实现思路

[0005]本专利技术概念的方面提供一种非易失性存储器设备，其被配置为当包括坏块时执行适合于实际操作的平面的数量的操作。
[0006]本专利技术概念的方面还提供一种操作非易失性存储器设备的方法，该非易失性存储器设备当包括坏块时执行适合于实际操作平面的数量的操作。
[0007]本专利技术概念的一个方面提供了一种非易失性存储器设备，其包括包含多个平面的存储器单元阵列、每个平面包括多个存储器块、连接到存储器单元阵列的地址解码器、被配置为向地址解码器施加操作电压的电压生成器、包括对应于每个平面的页缓冲器的页缓冲器电路、连接到被配置为输入和输出数据的页缓冲器电路的数据输入/输出电路、以及被配置为控制地址解码器、电压生成器、页缓冲器电路和数据输入/输出电路的操作的控制单元，其中，控制单元被配置为通过检查访问地址的存储器块是否是坏块来在多操作或单一操作中操作。
[0008]本专利技术概念的另一方面提供了一种操作非易失性存储器设备的方法，该非易失性存储器设备包括多平面结构的存储器单元阵列，每个平面结构包括多个存储器块，该方法包括从存储控制器接收命令、访问地址和数据，检查与访问地址相对应的存储器块中是否包括坏块，当存储器块中不存在坏块时在对至少两个或更多个存储器块同时执行存储器操作的多操作中操作，以及当在存储器块中包括坏块时在对每个存储器块执行存储器操作的单一操作中操作。
[0009]本专利技术概念的另一方面提供了一种存储设备，包括存储控制器，被配置为从主机接收指令并输出命令、访问地址和数据，以及非易失性存储器设备，被配置为基于与访问地址相对应的存储器块中的命令执行存储器操作，其中，所述非易失性存储器设备包括：存储器单元阵列，所述存储器单元阵列包括多个平面，每个平面包括多个存储器块；地址解码器，根据第一控制信号连接到所述存储器单元阵列的字线，并且被配置为使能与访问地址相对应的字线地址；电压生成器，被配置为根据第二控制信号调整操作电压电平并向地址解码器施加操作电压；页缓冲器电路，包括连接到多个平面中的每个平面的多个页缓冲器，并被配置为将数据写入存储器块或读取存储的数据；以及控制单元，被配置为接收访问地址和命令并生成第一和第二控制信号，所述控制单元在对应于访问地址的存储器块中存在至少一个坏块的情况下调整第一控制信号以降低操作电压电平，并在没有坏块的情况下提高操作电压电平。
[0010]然而，本专利技术概念的方面不限于本文所阐述的方面。通过参考下面给出的对本专利技术概念的详细描述，本专利技术概念的上述和其他方面对于本专利技术概念所属领域的普通技术人员将变得更加明显。
附图说明
[0011]图1是示出根据一些示例实施例的非易失性存储器系统的示意框图；
[0012]图2是示出根据一些示例实施例的图1所示的非易失性存储器设备的框图；
[0013]图3是示出根据一些示例实施例的图2的存储器单元阵列的等效电路图；
[0014]图4是示出根据一些示例实施例的图2的存储器单元阵列的一个块的透视图；
[0015]图5是示出根据一些示例实施例的图2中所示的控制单元的配置的框图；
[0016]图6是示出根据一些示例实施例的图1所示的存储控制器的框图；
[0017]图7A至图10是说明根据一些示例实施例的存储器单元阵列的单平面结构和多平面结构中的操作动作的概念图；
[0018]图11是示出根据一些示例实施例的操作非易失性存储器设备的方法的流程图；以及
[0019]图12是示出根据一些示例实施例的包括非易失性存储器系统的电子设备的框图。
具体实施方式
[0020]图1是示出根据一些示例实施例的非易失性存储器系统的示意框图。
[0021]参考图1，非易失性存储器系统可以包括主机1和/或存储设备2。存储设备2可以包括存储控制器10和/或至少一个非易失性存储器设备100。主机1通常控制存储设备2的操作。存储控制器10可以与非易失性存储器设备100交换诸如命令CMD、地址ADDR、数据DATA和/或控制信号CTRL的信号。
[0022]存储控制器10可以编程或擦除非易失性存储器设备100中的数据，或者可以根据主机1的命令从非易失性存储器设备100读取数据。
[0023]非易失性存储器设备100可以包括多个平面PL0到PLN
‑
1。
[0024]多个平面中的每一个包括多个存储器块。多个存储器块中的每一个包括多个串。多个串中的每一个包括多个存储器单元。多个存储器单元中的每一个连接到多个字线。多
个存储器单元中的每一个可以被提供为存储1位数据的单级单元(SLC)或存储至少2位数据的多级单元(MLC)。将参考图2到4更详细地说明多个平面、多个存储器块和多个串。
[0025]图2是示出根据一些示例实施例的图1中所示的非易失性存储器设备的框图，图3是示出根据一些示例实施例的图2的存储器单元阵列的等效电路图。图4是示出根据一些示例实施例的图2的存储器单元阵列的一个块的透视图。
[0026]参考图2，非易失性存储器设备100可以包括存储器单元阵列110、电压生成器120、地址解码器130、页缓冲器电路140、数据输入/输出电路150和/或控制单元200。
[0027]存储器单元阵列110可以包括连接到多个字线WL和多个位线BL的多个存储器单元。在一些示例实施例中，存储器单元阵列110可以包括连接到堆栈在基板上的每个字线的存储器单元。
[0028]存储器单元阵列110可以通过串选择线SSL、多个字线WL和/或接地选择线GSL连接到地址解码器130。另外，存储器单元阵列110可以通过多个位线本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种非易失性存储器设备，包括：存储器单元阵列，包括多个平面，每个平面包括多个存储器块；地址解码器，连接到所述存储器单元阵列；电压生成器，被配置为向所述地址解码器施加操作电压；页缓冲器电路，包括对应于所述平面中的每一个的页缓冲器；数据输入/输出电路，连接到被配置为输入和输出数据的页缓冲器电路；以及控制单元，被配置为控制所述地址解码器、所述电压生成器、所述页缓冲器电路和所述数据输入/输出电路的操作，其中，所述控制单元被配置为通过检查访问地址的存储器块是否是坏块来在多操作或单一操作中操作。2.根据权利要求1所述的非易失性存储器设备，其中，所述控制单元包括被配置为存储至少一个坏块信息的坏块寄存器，以及当从存储控制器接收所述访问地址时，所述控制单元被配置为将所述访问地址与所存储的坏块信息进行比较。3.根据权利要求2所述的非易失性存储器设备，其中，当包括坏块作为比较的结果时，所述控制单元被配置为在单一操作中对所述访问地址的所述存储器块执行存储器操作。4.根据权利要求2所述的非易失性存储器设备，其中，所述控制单元包括地址比较器，被配置为将所述访问地址与所存储的坏块信息进行比较以输出比较结果；以及控制信号生成器，被配置为基于从所述存储控制器接收的命令和所述比较结果来生成用于所述电压生成器、所述地址解码器、所述页缓冲器电路或所述数据输入/输出电路的至少一个控制信号。5.根据权利要求4所述的非易失性存储器设备，其中，所述控制信号被施加到所述电压生成器以取决于所述单一操作或所述多操作来调整所述操作电压的电平。6.根据权利要求4所述的非易失性存储器设备，其中，所述控制信号被施加到所述页缓冲器电路以调整所述页缓冲器中的每一个的使能定时。7.根据权利要求1所述的非易失性存储器设备，其中，所述多操作是在比所述单一操作的操作电压电平高出所述平面的数量的操作电压电平下执行的存储器操作。8.一种操作非易失性存储器设备的方法，所述非易失性存储器设备包括多平面结构的存储器单元阵列，每个平面包括多个存储器块，所述方法包括：从存储控制器接收命令、访问地址和数据；检查与所述访问地址相对应的所述存储器块中是否包括坏块；当所述存储器块中没有坏块时，在同时对至少两个或更多个存储器块执行存储器操作的多操作中操作；以及当所述存储器块中包括所述坏块时，在对每个存储器块执行所述存储器操作的单一操作中操作。9.根据权利要求8所述的操作非易失性存储器设备的方法，其中，在所述单一操作中，连接到对应于多个平面的任何一个页缓冲器被顺序地使能，在使能所述一个页缓冲器时，以字线顺序访问所述存储器块以执行所述存储器操作，
以及当对所使能的页缓冲器的所述存储器操作完成时，仅访问下一个页缓冲器以对连接到所述下一个页缓冲器的存储器块执行所述存储器操作。10.根据权利要求8所述的操作非易失性存储器设备的方法，其中，在单一操作中，使能所述多个字线中的仅一个字线，顺序地打开连接到所使能的第一字线的所述存储器块的页缓冲器以对所述存储器块执行所述存储器操作，以及当对所述第一字线的所述存储器操作完成时，下一个第二字线被使能，并且对于连接到所述第二字线的存储器块，所述页缓冲器被顺序地打开，以对所述存储器块执行存储器操作。11.根据权利要求8所述的操作非易失性存储器设备的方法，其中，所述检查包括比较所述访问地址是否与所述坏块的地址相同；以及基于所述命令和所述比较结果调整要施加到所述存储器单元阵列的字线的操作电压的电平。12.根据权利要...

【专利技术属性】
技术研发人员：尹在鹤，任载禹，朱相炫，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：