扫描电路及图像显示装置制造方法及图纸

可提供一种实现可以抑制一直到扫描布线的信号经路及扫描信号的输出电路的损失造成的影响的扫描电路及图像显示装置。矩阵驱动每次驱动１行，不同时驱动２行，４８０行分配给６个模块，对各个模块各设置１个反馈电路，可对８０行的输出缓冲器Ｐ３００２进行反馈控制。开关Ｐ３００３的输出，由ＯＰＡＭＰ（运算放大器）Ｐ３００５放大，由输出电压补偿电路Ｐ３００８作为补偿信号输入到全部输出缓冲器，利用补偿信号对电压降进行补偿使电压上升，由输出电流引起的电压降表观上抑制为很低。（*该技术在2022年保护过期，可自由使用*）

Scanning circuit and image display device

The invention provides a scanning circuit and an image display device which can realize the influence of the loss of the output circuit of the signal path and the scanning signal to the scanning wiring. Each matrix driving drive 1, and drive 2 lines, 480 lines are assigned to 6 modules, each module of each set of 1 feedback circuit, output buffer P3002 on the 80 line of feedback control. The output switch P3003, by OPAMP (operational amplifier) by P3005 amplification, the output voltage compensation circuit P3008 input as a compensation signal to all output buffers, the voltage drop of the voltage rise are compensated by using a compensation signal, voltage such output current caused by the apparent is very low.

【技术实现步骤摘要】

本专利技术涉及图像显示装置，并且涉及在图像显示装置中使用的扫描电路。
技术介绍
历来在利用半导体驱动低阻负载之际，经常出现半导体的输出单元(输出缓冲器)的通态电阻(Ron)造成的电压下降的问题。作为降低半导体输出单元电阻的方法，有一种增加半导体的芯片面积的方法。在增加芯片面积的场合，比如，在高压MOS的场合，由于必须采用双扩散结构，芯片占有面积变大，假设要得到100mΩ的输出通态电阻(Ron)，要占有大约1mm2。所以，假设是具有80道的输出半导体集成电路的场合，仅仅输出缓冲器就要占据80mm2。另外，因为为了驱动输出缓冲器需要前置缓冲器，实际上仅仅输出缓冲器就需要近100mm2的芯片面积。另外，作为本专利技术的
技术介绍
，公知内容如下。·日本公开专利特开平6-230338其中公开了作为将稳定的偏置电压施加于液晶显示装置的驱动用半导体元件上的构成的反馈控制。·日本公开专利特开平10-153759其中公开了在液晶板中与扫描线并联配设仿真线，将流过该仿真线的信号线驱动电流变换为畸变电压，将畸变电压和基准电压的差分反馈到扫描线驱动电路，校正信号线驱动电压的畸变的校正电路。·日本公开专利特开平5-212905其中公开了利用LED阵列的打印头形成图像的装置。特别是，公开了与LED阵列大驱动用晶体管并联配置电压检出电阻检出打印头异常的构成。如上所述，为了减小半导体大输出单元大电阻，必须加大芯片面积，其结果，就有如增加芯片面积，从一个晶片得到的芯片数目将减少，每片芯片单价上升的问题。特别是在多输出的IC中其影响增大。另外，可以忽略键合线的电阻。比如，在直径30μm的金线的场合，每1mm长度的电阻约为45mΩ。如假设键合焊盘和IC引线之间的键合线长度为2mm，则引起的电压降在输出1A时，为90mΩ×1A＝0.09V，5A时，为90mΩ×5A＝0.45V。另外，为了避开键合线引起的电阻的影响，采用一种双键合线的方法，但还是留下一定程度的影响。这样，就出现了在输出电流大的场合，键合线电阻的影响会在输出上表现出来的问题。本专利技术的课题是实现可以抑制一直到扫描布线的信号经路及扫描信号的输出电路的损失造成的影响的扫描电路及图像显示装置。
技术实现思路
为达到上述目的，本专利技术的扫描电路的特征在于，是对具有多个扫描布线和多个调制布线的显示装置的上述扫描布线，对一部分上述扫描布线每一个施加顺序扫描信号的扫描电路，其构成包括输出上述扫描信号的输出电路以及作为从该输出电路到上述扫描布线的上述扫描信号的经路的导体，上述输出电路，是根据对上述输出电路的至少一部分，或上述导体的至少一部分，或上述输出电路的至少一部分及上述导体的至少一部分的上述扫描信号的损失进行补偿的补偿信号输出上述扫描信号的电路。此处，作为补偿损失的补偿信号，可以使用用来预测损失、对预测的损失进行补偿的补偿信号。具体地说，可以采用对检出损失、根据该检出结果补偿以后的输出进行反馈控制的反馈控制构成。另外，导体至少一部分也可以是半导体。设置有根据输出上述扫描信号的导体的信号电平输出上述补偿信号的补偿信号输出电路。此处，作为导体的信号电平，比如，有导体的电位及流过导体的电流。补偿信号输出电路也可以包括利用模拟运算放大器的反馈电路。另外，补偿信号输出电路，也可以包括将输入到补偿信号输出电路内的模拟信号变换为数字信号的第1变换装置，从该第1变换装置变换的数字信号开始进行运算处理，算出补偿信号并输出的数字运算装置，以及将该数字运算装置输出的数字补偿信号变换为模拟信号的并输出模拟补偿信号的第2变换装置。此处，作为第1变换装置，可采用A/D变换器，作为第2变换装置，可采用D/A变换器。并且，作为数字运算装置，优选采用利用由硬件构成的逻辑电路或微型计算机的软件运算处理。对于上述多个扫描布线分别设置上述导体，上述补偿信号输出电路，针对上述多个导体中输出上述扫描信号的导体的信号电平输出上述补偿信号。对于上述多个扫描布线分别设置上述输出电路，并且还具有输出选择应该施加上述扫描信号的扫描布线的选择信号的选择电路，上述输出电路，根据上述补偿信号和上述选择信号输出上述扫描信号。此处，作为选择电路，优选使用移位寄存器。对于未接受由选择电路选择的指定的扫描布线，希望能施加非选择电位。优选采用上述输出电路兼作对未被选择的扫描布线施加该非选择电位的电路的构成。特征在于构成此扫描电路的电路的至少一部分集成而构成半导体集成电路。这样的半导体电路，比如，可利用CMOS工艺或双极型工艺构成。特征在于构成此扫描电路的电路之中的包含上述输出电路的至少一部分集成而构成半导体集成电路，在上述损失中，包含由于上述输出电路的驱动电路的通态电阻造成的电压降。在上述损失中，另外还包含用来将输出电路发出的扫描信号送到键合焊盘的布线电阻造成的电压降及电连接到键合焊盘的键合线的电阻造成的电压降，以及电连接到半导体集成电路本体的外部的布线电阻造成的电压降。另外，本专利技术的图像显示装置的特征在于，是具有多个扫描布线和多个调制布线的显示装置，其构成包括上述任何一个扫描电路，以及将与上述扫描信号施加的扫描布线相对应的多个调制信号在上述扫描信号施加中间施加到上述多个调制布线的调制电路。具有由经过上述扫描布线施加的上述扫描信号和经过上述调制布线施加的上述调制信号驱动的显示元件。此处，作为显示元件，构成单元优选采用电子照射发光的发光体组合的电子发射元件，电致发光元件及等离子体显示。附图说明图1为本专利技术实施方式的图像显示装置的驱动电路的框图。图2为本专利技术实施方式的图像显示装置的驱动波形。图3为本专利技术的第1实施方式的电路构成图。图4为CMOS工艺生产的开关的电路构成图。图5为输出单元的电路构成图(A是CMOS工艺生产的电路构成图，B是双极型工艺生产的电路构成图)。图6为本专利技术的第1实施方式的半导体集成电路的反馈开关的动作说明图。图7为本专利技术的第2实施方式的电路构成图。图8为本专利技术的第3实施方式的电路构成图。图9为本专利技术的第3实施方式的补偿柔性布线的电阻时的构成的说明图。图10为本专利技术的第4实施方式的电路构成图。图11为本专利技术的第4实施方式的取样时钟的波形说明图。图12为本专利技术的第5实施方式的电路构成图。实施方式下面参照附图对本专利技术的优选实施方式予以举例详细说明。不过，此实施方式中记载的构成部件的尺寸，材质，形状，其相对配置等，只要不是特别说明，都不限定于本专利技术的范围。(第1实施方式)参照图1～图6对本专利技术的第1实施方式的半导体集成电路及具有半导体集成电路的图像显示装置予以说明。本实施方式中示出的是在作为冷阴极显示器的驱动电路内部，使用具有补偿信号输出电路的半导体集成电路的示例。首先，参照图1及图2对应用本专利技术的实施方式的半导体集成电路的图像显示装置予以说明。图1为本专利技术实施方式的图像显示装置(冷阴极显示屏)的驱动电路的框图。图2为本专利技术实施方式的图像显示装置的驱动波形。P2000是冷阴极显示器的显示屏，在本实施方式中是由480×2160个冷阴极元件P2001和垂直480行的行布线P2002和水平2160列的列布线P2003以矩阵形式布线而成。冷阴极元件P2001，在施加有十数V的电压时发射电子。因此，将施加于要选择的行布线(扫描布线)的扫描信号的电位和施加于列布本文档来自技高网...

【技术保护点】
一种扫描电路，是对具有多个扫描布线和多个调制布线的显示装置的上述扫描布线，对一部分上述扫描布线的每一个施加顺序扫描信号的扫描电路，包括： 输出上述扫描信号的输出电路，以及 作为从该输出电路到上述扫描布线的上述扫描信号的经路的导体， 上述输出电路，是根据 对上述输出电路的至少一部分，或 上述导体的至少一部分，或 上述输出电路的至少一部分及上述导体的至少一部分的上述扫描信号的损失进行补偿的补偿信号输出上述扫描信号的电路。

【技术特征摘要】
JP 2002-7-17 207966/2002;JP 2001-7-31 232593/20011.一种扫描电路，是对具有多个扫描布线和多个调制布线的显示装置的上述扫描布线，对一部分上述扫描布线的每一个施加顺序扫描信号的扫描电路，包括输出上述扫描信号的输出电路，以及作为从该输出电路到上述扫描布线的上述扫描信号的经路的导体，上述输出电路，是根据对上述输出电路的至少一部分，或上述导体的至少一部分，或上述输出电路的至少一部分及上述导体的至少一部分的上述扫描信号的损失进行补偿的补偿信号输出上述扫描信号的电路。2.如权利要求1所述扫描电路，其中设置有根据输出上述扫描信号的导体的信号电平输出上述补偿信号的补偿信号输出电路。3.如权利要求2所述扫描电路，其中对应于上述多个扫描布线分别设置上述导体，上述补偿信号输出电路，针对上述多个导体中输出上述扫描信号的导体的信号...

【专利技术属性】
技术研发人员：篠健治，青木正，矶野青儿，村山和彦，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：JP[日本]