【技术实现步骤摘要】
本专利技术涉及数据处理系统,特别涉及用于控制高速缓冲存储器的一种目录,该高速缓冲存储器为频繁存取的存储器的存储单元提供局部存贮器。高速缓冲存储器是一种速度相当高的小型的局部存储器,用它来为频繁存取容量较大速度较慢的主存贮器的存储单元提供局部存储器。通过局部贮存该信息或该信息的拷贝,高速缓冲存储器能截取存贮器访问并直接对其进行处理而不需将该请求传送到系统总线上的主存储器。其结果是减小了存储器总线上的通信量并缩短了在局部总线上请求处理机的等待时间。在一个多道处理系统中,若使用高速缓冲存储器,则由于降低了每个处理机对系统总线带宽的需要量提高了潜在的系统性能,因而使该系统能用更多的处理机。具有一台高速缓冲存贮器和由若干台处理机共享的高速缓冲存贮器的目录是有利的。在超大规模集成电路(VLSI)系统中能将所述高速缓冲存贮器配置成使其能依据该系统的组态而操纵一台、两台或多台处理机也是有利的。因此,本专利技术的一个目的是提供一种高速缓冲存储器的目录和控制装置,所述目录能被分为两个或更多个逻辑目录,以便控制来自两台或更多台处理机的请求。本专利技术的另一目的是提供一种预取缓冲器和该预取缓冲器的控制装置,后者使该缓冲器能被分为两个或更多个逻辑通道,以便操纵与来自两个或更多处理机的请求有关的高速缓冲存贮器的预取。简短地说,根据本专利技术的上述目的是这样来实现的,即通过提供一种能被组态成多通路的高速缓冲存贮器的目录,每路包括用于相联检索高速缓冲存储器数据组地址目录的标记和有效位存储器。一个高速缓冲存储器的组态寄存器将所述高速缓冲存储器目录分成两个或更多个能控制来自两台或更多台处理机请 ...
【技术保护点】
供一个总线扩展部件(10)之用的一个系统,该总线扩展部件是数据处理系统的部件,在该数据处理系统中,第一处理机(14)和第二处理机(16)通过一个局部总线(18)连通多个接到一个或多个系统总线(20,22)的媒介,所述总线扩展部件(10) 提供所述局部总线(18)和所述系统总线(20)之间的接口,所述总线扩展部件包括用于控制所述局部总线(18)的存取的局部总线控制逻辑(68),所述总线扩展部件包括用于控制所述系统总线(20)存取的系统总线控制逻辑(60),和一个高 速缓冲存贮器(24)连到所述总线扩展部件(10)和所述局部总线(18),所述总线扩展部件中的控制逻辑,用以控制对所述高速缓冲存贮器的访问;所述控制逻辑包括一个高速缓冲存贮器的目录(62),用于存储数据阵列地址,所述高速缓冲存储器目录 可形成多个通路(0,1,2,3),每一路包括标记和有效位存储器,以便于对所述数据阵列地址的所述目录进行相联检索;和第一装置(64)包括连到所述高速缓冲存储器目录(62)的第一组态装置(高速缓冲存贮器组态寄存器1-5位),用以将所述高速缓 冲存贮器目录 ...
【技术特征摘要】
US 1986-7-29 890,8591.供一个总线扩展部件(10)之用的一个系统,该总线扩展部件是数据处理系统的部件,在该数据处理系统中,第一处理机(14)和第二处理机(16)通过一个局部总线(18)连通多个接到一个或多个系统总线(20,22)的媒介,所述总线扩展部件(10)提供所述局部总线(18)和所述系统总线(20)之间的接口,所述总线扩展部件包括用于控制所述局部总线(18)的存取的局部总线控制逻辑(68),所述总线扩展部件包括用于控制所述系统总线(20)存取的系统总线控制逻辑(60),和一个高速缓冲存贮器(24)连到所述总线扩展部件(10)和所述局部总线(18),所述总线扩展部件中的控制逻辑,用以控制对所述高速缓冲存贮器的访问;所述控制逻辑包括一个高速缓冲存贮器的目录(62),用于存储数据阵列地址,所述高速缓冲存储器目录可形成多个通路(0,1,2,3),每一路包括标记和有效位存储器,以便于对所述数据阵列地址的所述目录进行相联检索;和第一装置(64)包括连到所述高速缓冲存储器目录(62)的第一组态装置(高速缓冲存贮器组态寄存器1-5位),用以将所述高速缓冲存贮器目录分成两个逻辑目录,一个目录用于控制来自所述第一处理机的请求,另一目录用于控制来自所述第二处理机的请求。2.根据权利要求1所述的组合系统,特征在于还包括连接到所述局部总线控制逻辑电路(68)的一个预取缓冲器(63);和其中所述第一装置(64)包括连接到所述预取缓冲器的第一预取控制装置(预取控制寄存器2和3位),用以将所述预取缓冲器分成两个逻辑通道,第一通道用于操作与来自所述第一处理机的请求有关的预取,而第二通道用于操作与来自所述第二处理机的请求有关的预取。3.根据权利要求2的系统,其特征在于所述第一装置(64)包括第二预取控制装置,该装置当所述第一预取控制装置(预取控制寄存器2和3位)被置位于允许所述预取时工作,以便一旦具备下列诸条件便触发预取一个现时存储器请求是一个n字可高速缓存的该请求,其中处理机指令取出和字符串两操作均使用n-字读存取,从特定存储器存储单元中待预取的下一顺序行不在所述高速缓冲存储器中,和所述待预取...
【专利技术属性】
技术研发人员:戴维贝德福德约翰逊,罗纳德詹姆斯埃伯索尔,乔尔C黄,曼弗雷德诺伊格鲍尔,史蒂文雷佩奇,基思塞尔夫,
申请(专利权)人:英特尔公司,
类型:发明
国别省市:US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。