具有多个像素访问设置的图像传感器制造技术

本发明专利技术题为“具有多个像素访问设置的图像传感器”。本发明专利技术提供了一种成像传感器，所述成像传感器可包括被布置成行和列的像素阵列。行控制电路可耦接到所述像素阵列以重置，控制电荷转移，并且读出操作。处理电路中的像素访问电路可向行控制电路提供控制信号以使用多个像素访问设置来访问所述像素阵列。具体地讲，通过使用多个像素访问设置，所述像素阵列可连续并且有效地生成不同类型的图像帧。

【技术实现步骤摘要】
具有多个像素访问设置的图像传感器
本专利技术整体涉及成像设备，并且更具体地讲，涉及成像设备中的像素访问方案。
技术介绍
图像传感器常在电子设备诸如移动电话、相机和计算机中用来捕获图像。在典型布置中，图像传感器设置有被布置成像素行和像素列的图像像素阵列。图像像素包含用于响应于光(例如，通过光电转换)生成电荷的光电二极管。通常将电路耦接到各个像素列以读出来自图像像素的图像信号。从像素阵列读出的图像信号用于形成图像帧。一般来讲，像素阵列连续捕获具有相同像素访问设置的图像帧。然而，这降低了像素阵列的灵活性，以利用其他像素访问设置来捕获其他类型的中间图像帧。存在对于被配置为针对不同图像帧有效地实现不同像素访问设置的图像传感器的强烈需要。因此，可能期望的是能够提供具有改进的像素访问方案的成像设备。
技术实现思路
一方面，本揭露涉及一种图像传感器，包括：图像像素阵列；行控制电路，所述行控制电路耦接到所述图像像素阵列；和像素访问控制电路，所述像素访问控制电路被配置为控制所述行控制电路以基于第一像素访问模式在给定时间将控制信号提供给所述图像像素阵列中的第一像素，并且基于第二像素访问模式在所述给定时间将控制信号提供给所述图像像素阵列中的第二像素。另一方面，本揭露涉及一种图像传感器，包括：图像像素阵列，所述图像像素阵列具有布置在第一组行中的多个有源像素以及布置在第二组行中的多个无源像素；行控制电路，所述行控制电路耦接到所述第一组行和所述第二组行；和上下文切换电路，所述上下文切换电路耦接到所述行控制电路，其中所述上下文切换电路控制所述行控制电路以使用第一像素访问设置来访问所述有源像素的第一部分，并且使用第二像素访问设置来访问所述有源像素的第二部分。附图说明图1是根据一些实施方案的示例性电子设备的示意图，该电子设备具有用于捕获图像帧的图像传感器和处理电路。图2是根据一些实施方案的用于形成不同类型的图像帧的示例性像素阵列，相关联读出电路以及像素上下文切换电路的示意图。图3是根据一些实施方案的可在像素阵列(诸如图2所示的像素阵列)中使用的示例性像素的电路图。图4A是根据一些实施方案的可被访问以生成不同类型的图像帧的示例性像素组的示意图。图4B和图4C是根据一些实施方案的用于访问一组像素(诸如图4A所示的像素组)的时序图。图5是根据一些实施方案的用于操作图像传感器以生成不同类型的图像帧的时序图。图6是根据一些实施方案的可使用不同像素访问设置生成的示例性图像帧的示意图。图7是根据一些实施方案的用于操作图像传感器以生成不同类型的多曝光图像帧的时序图。图8是根据一些实施方案的耦接到有源像素和无源像素的示例性像素访问电路的示意图。图9A-图9C是根据一些实施方案的用于在像素访问设置中对一组像素单独执行快门和读取操作的时序图。图10A-图10C是根据一些实施方案的用于在像素访问设置中对一组像素整体执行快门和读取操作的时序图。图11是根据一些实施方案的通过在阵列上同时执行不同类型的像素访问设置(诸如图9A-图9C和图10A-图10C所示的那些像素访问设置)而生成的示例性帧的示意图。具体实施方式电子设备，诸如，数字相机、计算机、移动电话和其他电子设备可包括图像传感器，该图像传感器收集入射光以捕获图像。图像传感器可包括图像像素阵列。图像传感器中的像素可包括光敏元件，诸如，将入射光转换为图像信号的光电二极管。图像传感器可具有任何数量(如，数百或数千或更多)的像素。典型的图像传感器可例如具有数十万或数百万像素(如，百万像素)。图像传感器可包括控制电路(诸如，用于操作图像像素的电路)和用于读出图像信号的读出电路，该图像信号与光敏元件所产生的电荷相对应。图1为示例性成像系统(诸如，电子设备)的示意图，该成像系统使用图像传感器捕获图像。图1的电子设备10可为便捷式电子设备，诸如相机、移动电话、平板计算机、网络相机、摄像机、视频监控系统、汽车成像系统、具有成像能力的视频游戏系统或者捕获数字图像数据的任何其他所需成像系统或设备。相机模块12可用于将入射光转换成数字图像数据。相机模块12可包括一个或多个透镜14以及一个或多个对应的图像传感器16。透镜14可包括固定透镜和/或可调透镜，并且可包括形成于图像传感器16的成像表面上的微透镜。在图像捕获操作期间，可通过透镜14将来自场景的光聚焦到图像传感器16上。图像传感器16可包括用于将模拟像素数据转换成要提供给存储和处理电路18的对应数字图像数据的电路。如果需要，相机模块12可设置有透镜14的阵列和对应图像传感器16的阵列。存储和处理电路18可包括一个或多个集成电路(如，图像处理电路、微处理器、诸如随机存取存储器和非易失性存储器的存储设备等)，并且可使用与相机模块12分开和/或形成相机模块12的一部分的部件(如，形成包括图像传感器16的集成电路或者与图像传感器16相关的模块12内的集成电路的一部分的电路)来实施。可使用处理电路18处理和存储已被相机模块12捕获的图像数据(如，使用处理电路18上的图像处理引擎、使用处理电路18上的成像模式选择引擎等)。可根据需要使用耦接到处理电路18的有线和/或无线通信路径将经过处理的图像数据提供给外部设备(如，计算机、外部显示器或其他设备)。如图2所示，图像传感器16可包括含有被布置成行和列的图像传感器像素22(有时在本文称为图像像素或像素)的像素阵列20以及控制和处理电路24。阵列20可包含例如数百或数千行以及数百或数千列的图像传感器像素22。控制电路24可耦接到行控制电路26和图像读出电路28(有时称为列控制电路、读出电路、处理电路或列解码器电路)。行控制电路26可从控制电路24接收行地址，并且通过行控制路径30将对应的行控制信号，诸如重置控制信号、行选择控制信号、电荷转移控制信号、双转换增益控制信号和读出控制信号提供给像素22。可将一根或多根导线(诸如，列线32)耦接至阵列20中的像素22的每一列。列线32可用于从像素22读出图像信号以及用于将偏置信号(如，偏置电流或偏置电压)提供给像素22。如果需要，在像素读出操作期间，可使用行控制电路26选择阵列20中的像素行，并且可沿列线32读出由该像素行中的图像像素22产生的图像信号。如果需要，在像素读出操作期间，可使用行控制电路26选择阵列20中的一行或多行，并且可操纵像素控制信号以便以所需的操作模式对所选择的一行或多行中的像素进行操作。这种操作模式可涉及但可不限于对所选择的行中的像素进行有源重置，或将像素内的电荷或电压从一个节点转移到另一个节点。图像读出电路28可通过列线32接收图像信号(如，由像素22生成的模拟像素值)。图像读出电路28可包括用于对从阵列20读出的图像信号进行采样和暂时存储的采样保持电路、放大器电路、模拟-数字转换(ADC)电路、偏置电路、列存储器、用于选择性启用或禁用列电路的闩锁电路，或者耦接至阵列20中的一个或多个像素列以用于操作像素22以及用于从像素22读出图像信号的其他电路。读出电路28中的ADC电路可将从阵列20接收的模拟像素值转换成对应的数字像素值(有时称为数字图像数据或数字像素数据)。图像读出电路28可针对一个或多个像素列中的像素通过一个或多个路径将数字像素数据提供给控制和处理电路24和/或处理器本文档来自技高网...

【技术保护点】
1.一种图像传感器，包括：图像像素阵列；行控制电路，所述行控制电路耦接到所述图像像素阵列；和像素访问控制电路，所述像素访问控制电路被配置为控制所述行控制电路以基于第一像素访问模式在给定时间将控制信号提供给所述图像像素阵列中的第一像素，并且基于第二像素访问模式在所述给定时间将控制信号提供给所述图像像素阵列中的第二像素。

【技术特征摘要】
2017.11.09 US 62/583,981;2018.10.10 US 16/155,9321.一种图像传感器，包括：图像像素阵列；行控制电路，所述行控制电路耦接到所述图像像素阵列；和像素访问控制电路，所述像素访问控制电路被配置为控制所述行控制电路以基于第一像素访问模式在给定时间将控制信号提供给所述图像像素阵列中的第一像素，并且基于第二像素访问模式在所述给定时间将控制信号提供给所述图像像素阵列中的第二像素。2.根据权利要求1所述的图像传感器，其中所述第一像素被配置为使用所述第一像素访问模式来生成第一图像帧，并且所述第二像素被配置为使用所述第二像素访问模式来生成第二图像帧，并且其中所述第二图像帧具有与所述第一图像帧不同的帧特性。3.根据权利要求2所述的图像传感器，其中所述行控制电路被配置为基于所述第一像素访问模式使由所述第一像素接收的至少第一控制信号生效以执行快门操作，而所述行控制电路基于所述第二像素访问模式使由所述第二像素接收的至少第二控制信号生效以执行读出操作。4.根据权利要求3所述的图像传感器，其中所述行控制电路被配置为在积分时间段之后使至少所述第一控制信号生效。5.根据权利要求4所述的图像传感器，其中所述行控制电路被配置为在所述积分时间段期间使至少所述第二控制信号生效以执行快门操作。6.根据权利要求2所述的图像传感器，其中所...

【专利技术属性】
技术研发人员：樋爪幸二，平野真理子，
申请(专利权)人：半导体组件工业公司，
类型：发明
国别省市：美国,US