半导体装置以及其制作方法制造方法及图纸

本发明专利技术公开一种半导体装置以及其制作方法，该半导体装置的制作方法包括下列步骤，在半导体基底的核心区与输入/输出区上分别形成第一堆叠结构与第二堆叠结构。第一堆叠结构包括第一图案化氧化物层、第一图案化氮化物层与第一虚置栅极。第二堆叠结构包括第二图案化氧化物层、第二图案化氮化物层与第二虚置栅极。移除第一虚置栅极与第二虚置栅极，用以于核心区上形成第一凹陷并于输入/输出区上形成第二凹陷。在第一凹陷中形成第一栅极结构，并于第二凹陷中形成第二栅极结构。在第一凹陷中形成第一栅极结构之前，将第一图案化氮化物层移除。

【技术实现步骤摘要】
半导体装置以及其制作方法
本专利技术涉及一种半导体装置以及其制作方法，尤其是涉及一种具有核心区与输入/输出区的半导体装置以及其制作方法。
技术介绍
随着半导体集成电路工业的技术发展，各半导体元件的尺寸不断缩小以增加集成电路的集成度。在微缩化的过程中，对于半导体元件中的材料层厚度控制变得越来越重要。在元件尺寸持续微缩的设计下，为了改善金属氧化物半导体场校晶体管(metal-oxide-semiconductorfieldeffecttransistor，MOSFET)的效能，传统的多晶硅栅极与栅极氧化物的搭配已被金属栅极与高介电常数(highdielectricconstant，high-k)栅极介电层所取代。在high-k栅极堆叠结构中，位于high-k介电层下方的介面层(interfaciallayer，IL)对于晶体管的效能有很重要的影响。在集成电路中，不同的线路模块或/及晶体管与同一个芯片上的其他装置可具有不同的操作电压范围。举例来说，切换式电源供应集成电路可包括功率晶体管以及控制线路来切换功率晶体管的开启与关闭状态，由此将输入电压转换成所需的输出电压，而功率晶体管的操作电压可远高于控制线路中的晶体管的操作电压。因此，为了于同一晶片上制作高电压装置以及低电压装置，必须形成不同厚度的栅极介电层来满足高电压装置以及低电压装置的操作需求。然而，为了形成不同厚度的栅极介电层，有可能会使得制作工艺复杂化或/及引发许多制作工艺上的负面影响而不利于整体的制作工艺良率。
技术实现思路
本专利技术提供了一种半导体装置以及其制作方法，利用于核心区与输入/输出区上形成具有图案化氧化物层与图案化氮化物层的堆叠结构，并于虚置栅极移除之后以及栅极结构形成之前将核心区上的图案化氮化物层移除，使得核心区上具有厚度较薄的介电层。通过本专利技术的制作方法，可不须移除核心区上的氧化物介电层，避免进行氧化物介电层的蚀刻制作工艺时对其他具有氧化物的部分造成影响，由此达到提升生产良率以及改善半导体装置电性表现的效果。本专利技术的一实施例提供一种半导体装置的制作方法，包括下列步骤。首先，提供一半导体基底，半导体基底上定义有一核心区与一输入/输出区。在核心区上形成一第一堆叠结构，并于输入/输出区上形成一第二堆叠结构。第一堆叠结构包括一第一图案化氧化物层、一第一图案化氮化物层以及一第一虚置栅极。第一图案化氮化物层形成于第一图案化氧化物层上，而第一虚置栅极形成于第一图案化氮化物层上。第二堆叠结构包括一第二图案化氧化物层、一第二图案化氮化物层以及一第二虚置栅极。第二图案化氮化物层形成于第二图案化氧化物层上，而第二虚置栅极形成于第二图案化氮化物层上。移除第一虚置栅极与第二虚置栅极，用以于核心区上形成一第一凹陷，并于输入/输出区上形成一第二凹陷。在第一凹陷中形成一第一栅极结构，并于第二凹陷中形成一第二栅极结构。在第一凹陷中形成第一栅极结构之前，将第一图案化氮化物层移除。本专利技术的一实施例提供一种半导体装置，包括一半导体基底、一第一栅极结构、一第二栅极结构、一氧化物介电层以及一氮化物介电层。半导体基底上定义有一核心区与一输入/输出区。第一栅极结构设置于核心区上，而第二栅极结构设置于输入/输出区上。氧化物介电层部分设置于第一栅极结构与半导体基底之间且部分设置于第二栅极结构与半导体基底之间。氮化物介电层设置于第二栅极结构与氧化物介电层之间。附图说明图1至图8为本专利技术一实施例的半导体装置的制作方法示意图，其中图2为图1之后的状况示意图；图3为图2之后的状况示意图；图4为图3之后的状况示意图；图5为图4之后的状况示意图；图6为图5之后的状况示意图；图7为图6之后的状况示意图；图8为图7之后的状况示意图。主要元件符号说明10半导体基底11浅沟槽隔离21氧化物介电层21A第一图案化氧化物层21B第二图案化氧化物层22氮化物介电层22A第一图案化氮化物层22B第二图案化氮化物层23虚置栅极材料层23A第一虚置栅极23B第二虚置栅极24盖层24A第一图案化盖层24B第二图案化盖层31间隙壁32接触蚀刻停止层33层间介电层40氧化层51A第一高介电常数介电层51B第二高介电常数介电层52A第一功函数层52B第二功函数层53A第一金属栅极53B第二金属栅极90图案化制作工艺100半导体装置10F鳍状结构D1第一方向D2第二方向D3第三方向GS1第一栅极结构GS2第二栅极结构R1核心区R2输入/输出区RC1第一凹陷RC2第二凹陷S1第一堆叠结构S2第二堆叠结构具体实施方式请参阅图1至图8。图1至图8所绘示为本专利技术一实施例的半导体装置的制作方法示意图。本实施例的半导体装置的制作方法可包括下列步骤。首先，如图1所示，提供一半导体基底10，半导体基底10上定义有一核心(core)区R1与一输入/输出(input/output，I/O)区R2。核心区R1可用以形成操作电压相对较低的半导体元件，而输入/输出区R2可用以形成操作电压相对较高的半导体元件，但并不以此为限。半导体基底10可包括硅基底、外延硅基底、硅锗基底、碳化硅基底或绝缘层覆硅(silicon-on-insulator，SOI)基底，但并不以此为限。在一些实施例中，半导体基底10可包括多个鳍状结构10F分别位于核心区R1与输入/输出区R2中，而鳍状结构10F可包括一半导体材料的鳍状结构。各鳍状结构10F可沿一第一方向D1延伸，且多个鳍状结构10F可沿一第二方向D2重复排列。第一方向D1可大体上与第二方向D2正交，但并不以此为限。鳍状结构10F可经由对半导体基底10进行图案化制作工艺(例如多重曝光制作工艺)而形成，而鳍状结构10F之间可被浅沟槽隔离11隔开。浅沟槽隔离11可包括单层或多层的绝缘材料例如氧化物绝缘材料，但并不以此为限。接着，如图2至图3所示，在核心区R1上形成一第一堆叠结构S1，并于输入/输出区R2上形成一第二堆叠结构S2。第一堆叠结构S1可包括一第一图案化氧化物层21A、一第一图案化氮化物层22A以及一第一虚置栅极23A。第一图案化氮化物层22A可于半导体基底10的厚度方向(例如图3所示的第三方向D3)上形成于第一图案化氧化物层21A上，而第一虚置栅极23A可于第三方向D3上形成于第一图案化氮化物层22A上。第二堆叠结构S2包括一第二图案化氧化物层21B、一第二图案化氮化物层22B以及一第二虚置栅极23B。第二图案化氮化物层22B可于第三方向D3上形成于第二图案化氧化物层21B上，而第二虚置栅极23B可于第三方向D3上形成于第二图案化氮化物层22B上。在一些实施例中，第一图案化氧化物层21A与第二图案化氧化物层21B可由同一个制作工艺对一氧化物介电层21进行图案化所形成，故第一图案化氧化物层21A的材料可与第二图案化氧化物层21B的材料相同，但并不以此为限。此外，第一图案化氮化物层22A与第二图案化氮化物层22B可由同一个制作工艺对一氮化物介电层22进行图案化所形成，故第一图案化氮化物层22A的材料可与第二图案化氮化物层22B的材料相同，但并不以此为限。举例来说，如图2至图3所示，在浅沟槽隔离11形成之后，可依序形成氧化物介电层21、氮化物介电层22、一虚置栅极材料层23以及一盖层24，且氧化物介电层21、氮化物介电层本文档来自技高网...

【技术保护点】
1.一种半导体装置的制作方法，包括：提供一半导体基底，该半导体基底上定义有核心区与输入/输出区；在该核心区上形成一第一堆叠结构，其中该第一堆叠结构包括：第一图案化氧化物层；第一图案化氮化物层，形成于该第一图案化氧化物层上；以及第一虚置栅极，形成于该第一图案化氮化物层上；在该输入/输出区上形成一第二堆叠结构，其中该第二堆叠结构包括：第二图案化氧化物层；第二图案化氮化物层，形成于该第二图案化氧化物层上；以及第二虚置栅极，形成于该第二图案化氮化物层上；移除该第一虚置栅极与该第二虚置栅极，用以于该核心区上形成一第一凹陷，并于该输入/输出区上形成一第二凹陷；在该第一凹陷中形成一第一栅极结构；在该第二凹陷中形成一第二栅极结构；以及在该第一凹陷中形成该第一栅极结构之前，将该第一图案化氮化物层移除。

【技术特征摘要】
1.一种半导体装置的制作方法，包括：提供一半导体基底，该半导体基底上定义有核心区与输入/输出区；在该核心区上形成一第一堆叠结构，其中该第一堆叠结构包括：第一图案化氧化物层；第一图案化氮化物层，形成于该第一图案化氧化物层上；以及第一虚置栅极，形成于该第一图案化氮化物层上；在该输入/输出区上形成一第二堆叠结构，其中该第二堆叠结构包括：第二图案化氧化物层；第二图案化氮化物层，形成于该第二图案化氧化物层上；以及第二虚置栅极，形成于该第二图案化氮化物层上；移除该第一虚置栅极与该第二虚置栅极，用以于该核心区上形成一第一凹陷，并于该输入/输出区上形成一第二凹陷；在该第一凹陷中形成一第一栅极结构；在该第二凹陷中形成一第二栅极结构；以及在该第一凹陷中形成该第一栅极结构之前，将该第一图案化氮化物层移除。2.如权利要求1所述的半导体装置的制作方法，其中该第一图案化氧化物层以及该第二图案化氧化物层是由同一个制作工艺对一氧化物介电层进行图案化所形成。3.如权利要求1所述的半导体装置的制作方法，其中该第一图案化氮化物层以及该第二图案化氮化物层是由同一个制作工艺对一氮化物介电层进行图案化所形成。4.如权利要求1所述的半导体装置的制作方法，还包括：在移除该第一虚置栅极与该第二虚置栅极之前，在该第一堆叠结构的侧壁上以及该第二堆叠结构的侧壁上形成一间隙壁，其中该第一凹陷以及该第二凹陷被该间隙壁围绕。5.如权利要求4所述的半导体装置的制作方法，其中一氧化层经由移除该第一虚置栅极与该第二虚置栅极的步骤而形成于该间隙壁的一表面上，且该第一凹陷以及该第二凹陷被该氧化层围绕。6.如权利要求5所述的半导体装置的制作方法，其中该氧化层形成于移除该第一图案化氮化物层的步骤之前。7.如权利要求1所述的半导体装置的制作方法，其中该第一栅极结构包括：第一高介电常数介电层；以及第一金属栅极，形成于该第一高介电常数介电层上，其中该第一高介电常数介电层包括一U字形结构围绕该第一金属栅极。8.如权利要求7所述的半导体装置的制作方法，其中该第一图案化氧化物层直接...

【专利技术属性】
技术研发人员：张豪轩，钟耀贤，蔡馥郁，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾,71