本发明专利技术提供一种设备。所述设备包括第一校验子运算电路，所述第一校验子运算电路经配置以接收具有多个行及多个列的码字且进一步经配置以运算所述码字的第一分量码字的至少部分的第一校验子。所述设备进一步包括第二校验子运算电路，所述第二校验子运算电路经配置以接收所述码字且运算所述码字的第二分量码字的至少部分的第二校验子。所述设备进一步包括位校正电路，所述位校正电路经配置以至少部分基于所述第一校验子及所述第二校验子中的至少一者而校正所述码字中的一或多个错误位，其中所述第一分量码字及所述第二分量码字跨越所述码字的两个或两个以上行及两个或两个以上列。
【技术实现步骤摘要】
【国外来华专利技术】用于存储装置的阶梯码编码及解码的设备及方法
技术介绍
阶梯码是一种可在前向错误校正方案中实施的类型的乘积码。阶梯码包含布置成阶梯图案的数个块。每一块可包含数据位及奇偶校验位。在传统阶梯码中，每一个别线及每一个别列是包括数据位及奇偶校验位的单个分量码字。分量码字跨越邻近块以根据错误校正码(ECC)方案形成有效码字，例如博斯-乔达利-霍昆格姆(BCH)码。因为块经布置成阶梯图案，所以可在水平方向及垂直方向两者上形成分量码字。即，对于块中的任何给定数据位，位是水平码字及垂直码字的部分。相应地，每一数据位经双重编码且可使用两个单独分量码字独立地校正。
技术实现思路
根据一个方面，一种设备包括第一校验子运算电路，所述第一校验子运算电路经配置以接收具有多个行及多个列的码字且进一步经配置以运算所述码字的第一分量码字的至少部分的第一校验子。第二校验子运算电路经配置以接收所述码字且运算所述码字的第二分量码字的至少部分的第二校验子。位校正电路经配置以至少部分基于所述第一校验子及所述第二校验子中的至少一者而校正所述码字中的一或多个错误位，其中所述第一分量码字及所述第二分量码字跨越所述码字的两个或两个以上行及两个或两个以上列。根据另一方面，一种方法包括通过阶梯码编码器电路生成阶梯码，所述阶梯码包括：多个水平分量码字，其跨越所述阶梯码的块的多个行；及多个垂直分量码字，其跨越所述阶梯码的所述块的多个列，其中所述多个分量码字中的水平分量码字及所述多个垂直分量码字中的垂直分量码字编码多个数据位。将所述阶梯码存储在存储器阵列中。通过阶梯码解码器电路解码所述块以检索所述多个数据位且提供所述多个数据位。根据又一方面，一种方法包括：接收阶梯码的块；解码所述块；及确定所述块是否被成功解码。响应于确定所述块未被成功解码，反复接收所述阶梯码的额外块，基于所述额外块而解码所述块，且确定所述块是否被成功解码。响应于确定所述块被成功解码，提供所述块。根据进一步方面，一种方法包括编码具有多个垂直分量码字及多个水平分量码字的阶梯码中的一组数据，其中所述垂直分量码字中的每一者跨越所述阶梯码的两个或两个以上行且所述水平分量码字中的每一者跨越所述阶梯码的两个或两个以上列。附图说明图1是根据本专利技术的实施例的存储器系统的框图。图2是根据本专利技术的实施例的实例阶梯码。图3是根据本专利技术的实施例的实例阶梯码块。图4是根据本专利技术的实施例的实例分量码字。图5是根据本专利技术的实施例的实例阶梯码。图6是根据本专利技术的实施例的解码器电路的框图。图7是根据本专利技术的实施例的实例阶梯码。图8是说明根据本专利技术的实施例的解码阶梯码的方法的流程图。图9是根据本专利技术的实施例的存储器的框图。具体实施方式下文中陈述某些细节以提供对本专利技术的实施例的充分理解。然而，所属领域技术人员将清楚，可在无这些特定细节的情况下实践本专利技术的实施例。此外，本文中描述的本专利技术的特定实施例通过实例提供且不应用来将本专利技术的范围限于这些特定实施例。在其它情况下，尚未详细展示众所周知电路、控制信号、时序协议及软件操作以避免不必要地混淆本专利技术。如本文中使用，在阶梯码的背景下，可互换地使用术语“区段”、“块”及“码字”。本专利技术的实施例意识到，传统阶梯码通常要求布置成多个大块(例如，16KB块)的大码字以实现令人满意的错误校正能力。此类大码字在一些背景(例如光学通信)下可能是可容许的，但在通常操纵较小区段中的数据的应用(例如存储应用)中，解码布置成多个大块的此类大码字是浪费处理及电力资源。举例来说，许多存储器系统(例如NAND快闪存储器)通常以4KB区段为单位进行数据请求。为存取4KB值数据，实施传统大码字解码(对于16KB区段)将是低效的。因此，本专利技术的实施例揭示用于实施阶梯码ECC方案的系统及方法，所述方案利用阶梯码的益处同时具有可对于较小数据请求实施的有效解码手段，例如存储系统。图1是根据本专利技术的实施例的存储器系统(通常指定为100)的框图。存储器系统100包含主机102及存储器装置104。存储器装置104包含控制电路106及存储器阵列108。控制电路106包含阶梯码(SCC)编码器电路110及SCC解码器电路112。在各种实施例中，控制电路106可任选地包含BCH编码器电路114及BCH解码器电路116。主机102可为基于处理器的系统，例如膝上型计算机、桌上型计算机、智能电话或能够与存储器装置104通信的任何其它电子装置。主机102可经配置以将存储器请求(例如，读取/写入请求)提交给存储器装置104。主机102可进一步经配置以提交及接收与从存储器装置104检索或存储器装置104中存储的存储器请求相关联的数据(例如，读取数据及写入数据)。存储器装置104包含存储器阵列108。存储器阵列108可包含存储器单元(例如，非易失性存储器单元)的一或多个阵列。所述阵列可包含NAND快闪存储器单元、NOR快闪存储器单元、相变存储器(PCM)单元或其组合。实施例不限于特定类型的存储器装置。举例来说，存储器装置104可包含RAM、ROM、HDD、DRAM、SDRAM、PCRAM、RRAM、快闪存储器或任何其它类型的存储器。存储器装置104进一步包含控制电路106。控制电路106经配置以响应于从主机102接收的存储器命令而对存储器阵列108执行存储器操作。控制电路106可进一步经配置以编码及解码存储在存储器阵列108中的数据。使用ECC编码数据可允许在从存储器检索数据时校正错误数据位。举例来说，控制电路106可使用SCC编码器电路110及任选BCH编码器电路114编码数据且将经编码数据位及奇偶校验位存储在存储器阵列108中。控制电路106可进一步经配置以使用SCC解码器电路112及任选BCH解码器电路116解码存储在存储器阵列108中的数据。在各种实施例中，BCH编码器电路114可经配置以根据具有相对小校正能力的外部BCH码(例如，具有25位的校正能力的4KBBCH码)编码从主机102接收的写入数据。BCH码是“外部”码，这是因为其在使用SCC编码器110编码数据之前编码数据。尽管关于BCH码进行描述，但所属领域技术人员将意识到，可使用任何适合编码方法作为外部码，且本文中揭示的实施例不限于BCH码。举例来说，在一个实施例中，外部码可为里德所罗门码。外部BCH码可帮助补偿由使用相对小阶梯块(例如，96×96位块)所致的阶梯码的增加错误平层，如下文中进一步详细描述。BCH编码器114可进一步经配置以将BCH编码的结果提供到SCC编码器电路110。SCC编码器电路110可为经配置以根据小块阶梯码编码数据的电路。在包含BCH编码器电路114的实施例中，SCC编码器电路110可从BCH编码器电路114接收经编码数据。在排除BCH编码器电路114的实施例中，SCC编码器电路110可经配置以编码从主机102接收的写入数据。在各种实施例中，BCH编码器电路114及SCC编码器电路110可经配置以并行编码写入数据的不同部分使得编码同时发生。举例来说，一旦BCH编码器电路114已编码第一码字，便可将第一码字提供到SCC编码器电路110以供编码，同时BCH编码器电路114编码第二码字。下文中关于图2到5进一步详细描述根据本专利技术的阶梯编码的细节。SCC解码器电路112可经本文档来自技高网...
【技术保护点】
1.一种设备，其包括：第一校验子运算电路，其经配置以接收具有多个行及多个列的码字且进一步经配置以运算所述码字的第一分量码字的至少部分的第一校验子；第二校验子运算电路，其经配置以接收所述码字且运算所述码字的第二分量码字的至少部分的第二校验子；及位校正电路，其经配置以至少部分基于所述第一校验子及所述第二校验子中的至少一者而校正所述码字中的一或多个错误位，其中所述第一分量码字及所述第二分量码字跨越所述码字的两个或两个以上行及两个或两个以上列。
【技术特征摘要】
【国外来华专利技术】2016.09.16 US 15/267,9671.一种设备，其包括：第一校验子运算电路，其经配置以接收具有多个行及多个列的码字且进一步经配置以运算所述码字的第一分量码字的至少部分的第一校验子；第二校验子运算电路，其经配置以接收所述码字且运算所述码字的第二分量码字的至少部分的第二校验子；及位校正电路，其经配置以至少部分基于所述第一校验子及所述第二校验子中的至少一者而校正所述码字中的一或多个错误位，其中所述第一分量码字及所述第二分量码字跨越所述码字的两个或两个以上行及两个或两个以上列。2.根据权利要求1所述的设备，其进一步包括：解码器电路，其经配置以识别所述第一分量码字或所述第二分量码字中的一或多个错误位的位置。3.根据权利要求2所述的设备，其进一步包括：映射器电路，其经配置以将所述第一分量码字或所述第二分量码字中的所述一或多个错误位的所述位置转译成所述码字中的所述一或多个错误位的位置。4.根据权利要求3所述的设备，其进一步包括：校验子更新电路，其经配置以基于所述码字中的所述一或多个错误位的所述位置而更新所述第一校验子及所述第二校验子中的至少一者。5.根据权利要求1所述的设备，其中所述码字是阶梯码的部分。6.根据权利要求5所述的设备，其中通过外部码编码所述阶梯码。7.根据权利要求6所述的设备，其进一步包括经配置以基于所述外部码运算所述码字的校验子的第三校验子运算电路。8.一种方法，其包括：通过阶梯码编码器电路生成阶梯码，所述阶梯码包括：多个水平分量码字，其跨越所述阶梯码的块的多个行；及多个垂直分量码字，其跨越所述阶梯码的所述块的多个列，其中所述多个分量码字中的水平分量码字及所述多个垂直分量码字中的垂直分量码字编码多个数据位；将所述阶梯码存储在存储器阵列中；通过阶梯码解码器电路解码所述块以检索所述多个数据位；及提供所述多个数据位。9.根据权利要求8所述的方法，其中解码所述块包括：生成所述水平分量码字及所述垂直分量码字中的一者的校验子；生成所述水平分量码字及所述垂直分量码字中的另一者的部分校验子；及至少部分基于所述校验子及所述部分校验子而识别所述多个数据位的错误数据位。10.根据权利要求9所述的方法，其进一步包括：校正所述错误数据位。11.根据权利要求9所述的方法...
【专利技术属性】
技术研发人员：P·R·哈亚特，S·帕塔萨拉蒂，M·N·凯纳克，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。