一种降低多级循环移位网络级联级数的方法及装置制造方法及图纸

本发明专利技术涉及一种降低多级循环移位网络级联级数的方法及装置，该方法包括将循环移位网络块调整为双层循环移位网络块；对双层循环移位网络块进行区分，以得到主循环移位网络块和子循环移位网络块；获取计算逻辑较少的模块，以形成待处理单元；将主循环移位网络块放置于待处理单元；按照设定的连线规则进行主循环移位网络块和子循环移位网络块的内部连线；在原有的准循环低密度奇偶校验码移位网络内执行子循环移位网络块的移位操作；在待处理单元内执行主循环移位网络块的移位操作。本发明专利技术不需要增加寄存器资源来达到缓解时序的作用，以使得QSN硬件实现装置面积小，且组合逻辑关键路径变短，时序更好，可以在更高的频率工作。

A Method and Device for Reducing Cascade Series of Multistage Cyclic Shift Networks

The invention relates to a method and device for reducing cascade series of multi-stage cyclic shift network, which includes adjusting cyclic shift network block to double-layer cyclic shift network block, distinguishing the two-layer cyclic shift network block to obtain the main cyclic shift network block and the sub-cyclic shift network module, acquiring the module with less computing logic to form the unit to be processed, and shifting the main cyclic shift network block to double-layer cyclic shift network block. Bit network block is placed in the unit to be processed; the internal connection of main cyclic shift network block and sub cyclic shift network block is made according to the established connection rules; the shift operation of sub cyclic shift network block is performed in the original quasi cyclic low density parity check code shift network; and the shift operation of main cyclic shift network block is performed in the unit to be processed. The invention does not need to increase register resources to achieve the function of alleviating timing, so that the QSN hardware implementation device has small area, shorter critical path of combinational logic, better timing, and can work at higher frequencies.

【技术实现步骤摘要】
一种降低多级循环移位网络级联级数的方法及装置
本专利技术涉及固态硬盘，更具体地说是指一种降低多级循环移位网络级联级数的方法及装置。
技术介绍
目前QC-LDPC(准循环低密度奇偶校验码，Quasi-CyslicLow-DensityParity-CheckCodes)译码算法硬件实现时都无法避免QSN(准循环低密度奇偶校验码移位网络，QC-LDPCShiftNetwork)设计单元，QSN实现的复杂度随着循环移位网络块的尺寸的增大而越来越大，同样意味着关键路径将会越来越长，时序也会变差，后端连线的复杂度也会越来越大。如图1所示，现有的QSN硬件实现装置在对数据进行移位时，是将数据直接右移，将左边的值和右边的值再进行合并，该装置后端连线不会很复杂，组合逻辑路径相对较短，但是资源所占面积会比较大，硬件代价较高；如图2所示，现有的另一种QSN硬件实现装置是一种按位级联的移位装置，该装置连线较多，组合逻辑关键路径较长，但是面积小，硬件代价低，是一种很常见的QSN装置，采用该装置进行循环移位网络块的尺寸为32的移位时其内部连线如图3所示，图中C[4]、C[3]、C[2]、C[1]、C[0]为选择开关，选择开关处于不同状态时，内部连线不同。因此，有必要设计一种新的方法，以使得QSN硬件实现装置面积小，且组合逻辑关键路径变短，时序更好，可以在更高的频率工作。
技术实现思路
本专利技术的目的在于克服现有技术的缺陷，提供一种降低多级循环移位网络级联级数的方法及装置。为实现上述目的，本专利技术采用以下技术方案：一种降低多级循环移位网络级联级数的方法，包括：将循环移位网络块调整为双层循环移位网络块；对双层循环移位网络块进行区分，以得到主循环移位网络块和子循环移位网络块；获取计算逻辑较少的模块，以形成待处理单元；将主循环移位网络块放置于待处理单元；按照开关打开状态下设定的连线规则进行主循环移位网络块和子循环移位网络块的内部连线；在原有的准循环低密度奇偶校验码移位网络内执行子循环移位网络块的移位操作；在待处理单元内执行主循环移位网络块的移位操作。其进一步技术方案为：所述对双层循环移位网络块进行区分，以得到主循环移位网络块和子循环移位网络块之后，还包括：调整准循环低密度奇偶校验码的校验阵结构，以得到优化后的校验阵结构。其进一步技术方案为：所述优化后的校验阵结构为：其中，qy,x为主循环移位网络块，y表示主循环移位网络块内循环右移数据的个数，M为主循环移位网络块的尺寸，qx为子循环移位网络块；其中，Z为子循环移位网络块的尺寸，x为子循环移位网络块循环右移数据的个数。其进一步技术方案为：所述对双层循环移位网络块进行区分，以得到主循环移位网络块和子循环移位网络块，包括：根据循环移位网络块的尺寸确定主循环移位网络块的尺寸以及子循环移位网络块的尺寸；根据优化后的校验阵结构确定主循环移位网络块的级联级数以及子循环移位网络块的级联级数。其进一步技术方案为：所述循环移位网络块的尺寸为QC_Size＝M×Z，其中，QC_Size为循环移位网络块的尺寸，M为主循环移位网络块的尺寸，Z为子循环移位网络块的尺寸。其进一步技术方案为：所述主循环移位网络块的级联级数为log2(M)，其中M为主循环移位网络块的尺寸。其进一步技术方案为：所述子循环移位网络块的级联级数为log2(Z)，其中Z为子循环移位网络块的尺寸。其进一步技术方案为：所述设定的连线规则为：O[i]＝I[(i+2C_index)mod(QC_Size)]，i取[0,QC_Size-1]，C_index为对应的循环移位偏移值信号的比特下标，I代表主循环移位网络块和子循环移位网络块各级的输入，O[i]是主循环移位网络块和子循环移位网络块各级的输出。本专利技术还提供了一种降低多级循环移位网络级联级数的装置，包括：网络块调整单元，用于将循环移位网络块调整为双层循环移位网络块；区分单元，用于对双层循环移位网络块进行区分，以得到主循环移位网络块和子循环移位网络块；模块获取单元，用于获取计算逻辑较少的模块，以形成待处理单元；主块放置单元，用于将主循环移位网络块放置于待处理单元；连线单元，用于按照开关打开状态下设定的连线规则进行主循环移位网络块和子循环移位网络块的内部连线；子块移位单元，用于在原有的准循环低密度奇偶校验码移位网络内执行子循环移位网络块的移位操作；主块移位单元，用于在待处理单元内执行主循环移位网络块的移位操作。其进一步技术方案为：所述装置还包括：校验阵优化单元，用于调整准循环低密度奇偶校验码的校验阵结构，以得到优化后的校验阵结构。本专利技术与现有技术相比的有益效果是：本专利技术通过将整个循环移位网络块分成两部分，分别为主循环移位网络块和子循环移位网络块，原有的准循环低密度奇偶校验码移位网络只需完成子循环移位网络块的移位操作，而主循环移位网络块部分将放置在计算逻辑较少的模块进行，不需要增加寄存器资源来达到缓解时序的作用，以使得QSN硬件实现装置面积小，且组合逻辑关键路径变短，时序更好，可以在更高的频率工作。下面结合附图和具体实施例对本专利技术作进一步描述。附图说明为了更清楚地说明本专利技术实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术的第一种QSN硬件实现装置移位流程示意图；图2为现有技术的第二种QSN硬件实现装置移位流程示意图；图3为现有技术的第二种QSN硬件实现装置进行循环移位网络块的尺寸为32的移位时内部连线示意框图；图4为本专利技术实施例提供的一种降低多级循环移位网络级联级数的方法的流程示意图；图5为本专利技术实施例提供的一种降低多级循环移位网络级联级数的方法的子流程示意图；图6为本专利技术实施例提供的QSN结构调整对比示意图；图7为本专利技术实施例提供的一种降低多级循环移位网络级联级数的方法的内部连线示意性框图。图8为本专利技术实施例提供的一种降低多级循环移位网络级联级数的装置的示意性框图；图9为本专利技术实施例提供的一种降低多级循环移位网络级联级数的装置的区分单元的示意性框图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。还应当理解，在此本专利技术说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本专利技术。如在本专利技术说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。还应当进一步理解，在本专利技术说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。请参阅图4，图4为本专利技术实施例提供的一种降低多本文档来自技高网...

【技术保护点】
1.一种降低多级循环移位网络级联级数的方法，其特征在于，包括：将循环移位网络块调整为双层循环移位网络块；对双层循环移位网络块进行区分，以得到主循环移位网络块和子循环移位网络块；获取计算逻辑较少的模块，以形成待处理单元；将主循环移位网络块放置于待处理单元；按照开关打开状态下设定的连线规则进行主循环移位网络块和子循环移位网络块的内部连线；在原有的准循环低密度奇偶校验码移位网络内执行子循环移位网络块的移位操作；在待处理单元内执行主循环移位网络块的移位操作。

【技术特征摘要】
1.一种降低多级循环移位网络级联级数的方法，其特征在于，包括：将循环移位网络块调整为双层循环移位网络块；对双层循环移位网络块进行区分，以得到主循环移位网络块和子循环移位网络块；获取计算逻辑较少的模块，以形成待处理单元；将主循环移位网络块放置于待处理单元；按照开关打开状态下设定的连线规则进行主循环移位网络块和子循环移位网络块的内部连线；在原有的准循环低密度奇偶校验码移位网络内执行子循环移位网络块的移位操作；在待处理单元内执行主循环移位网络块的移位操作。2.根据权利要求1所述的一种降低多级循环移位网络级联级数的方法，其特征在于，所述对双层循环移位网络块进行区分，以得到主循环移位网络块和子循环移位网络块之后，还包括：调整准循环低密度奇偶校验码的校验阵结构，以得到优化后的校验阵结构。3.根据权利要求2所述的一种降低多级循环移位网络级联级数的方法，其特征在于，所述优化后的校验阵结构为：其中，qy,x为主循环移位网络块，y表示主循环移位网络块内循环右移数据的个数，M为主循环移位网络块的尺寸，qx为子循环移位网络块；其中，Z为子循环移位网络块的尺寸，x为子循环移位网络块循环右移数据的个数。4.根据权利要求3所述的一种降低多级循环移位网络级联级数的方法，其特征在于，所述对双层循环移位网络块进行区分，以得到主循环移位网络块和子循环移位网络块，包括：根据循环移位网络块的尺寸确定主循环移位网络块的尺寸以及子循环移位网络块的尺寸；根据优化后的校验阵结构确定主循环移位网络块的级联级数以及子循环移位网络块的级联级数。5.根据权利要求4所述的一种降低多级循环移位网络级联级数的方法，其特征在于，所述循环移位网络块的尺寸为QC_Size＝M×Z，其中，QC_Size为循环移位网络块的尺寸，...

【专利技术属性】
技术研发人员：管金新，郭超，
申请(专利权)人：深圳忆联信息系统有限公司，
类型：发明
国别省市：广东,44