本发明专利技术提供了一种基于嵌入式架构的二维穿墙阵列雷达信号处理系统，通过射频前端采集二维穿墙阵列信号，将该穿墙阵列信号传送至集成度高、综合性强的后端二维阵列雷达信号处理系统中进行信息处理和二维成像工作。本发明专利技术通过使用基于ARM架构的Cortex‑M3作为控制内核，联合基于ARM架构的Cortex‑M4作为处理内核进行数据处理，得到基于ARM硬件架构的双核信号处理系统，同时在二维阵列射频模块中将天线阵元按子阵进行划分，并进行回波信号接收与数据处理工作，最终实现集成度高且具有高速数据处理传输和存储功能的二维穿墙阵列雷达信号处理系统。
A Signal Processing System for Two-Dimensional Wall-Crossing Array Radar Based on Embedded Architecture
The invention provides a two-dimensional wall-piercing array radar signal processing system based on embedded architecture, which collects two-dimensional wall-piercing array signal through the front end of radio frequency, and transmits the wall-piercing array signal to the back-end two-dimensional array radar signal processing system with high integration and strong comprehensiveness for information processing and two-dimensional imaging. By using Cortex M3 based on ARM architecture as the control core and Cortex M4 based on ARM architecture as the processing core for data processing, the dual-core signal processing system based on ARM hardware architecture is obtained. At the same time, the antenna elements are divided into sub-arrays in the two-dimensional array radio frequency module, and the echo signal reception and data processing are carried out. Finally, the integration degree is realized. Two-dimensional through-wall array radar signal processing system with high-speed data processing, transmission and storage functions.
【技术实现步骤摘要】
一种基于嵌入式架构的二维穿墙阵列雷达信号处理系统
本专利技术涉及穿墙雷达成像处理
，尤其是一种穿墙阵列雷达信号处理系统。
技术介绍
文献“一种UHF波段8通道数字阵列模块设计[J].火控雷达技术,2016,45(04):69-73+97”公开了一次有源混频方式的UHF波段8通道数字阵列设计模块。该设计模块内部集成8个相互独立的模拟收发通道、8通道数字接收、8通道数字波形产生，以及本振功分器、时钟分配器、分布式电源、数据传输和光电转换等部分，单通道发射输出脉冲峰值功率大于180W，脉内信噪比大于55dB，脉冲顶降小于1dB，接收噪声系数小于2dB，接收信噪比大于55dB，通道间隔离度大于30dB。该数字阵列模块具有集成度高、接口简洁等特点。文献所述设计使用UHF波段，该波段处于微波低频波段，由于该数字阵列设计模块是一种集成度较高的小型设备，因此从硬件结构上无法满足20GHz以上的高频雷达信号收发要求；此外，该设计在接收信号的处理终端只包含了数字收发模块、光电转化和光纤数字基带传输信号，因此还需要外围设备以及终端处理系统对接收的二维数字阵列信号进行算法处理和成像工作。
技术实现思路
为了克服现有技术的不足，为了提高穿墙雷达成像的分辨率，本专利技术提供一种基于嵌入式架构的二维穿墙阵列雷达信号处理系统。该系统是一种基于嵌入式架构的二维穿墙阵列雷达信号处理系统，主要针对特殊目标环境下的二维穿墙阵列目标成像处理系统研究，通过射频前端采集二维穿墙阵列信号，将该穿墙阵列信号传送至集成度高、综合性强的后端二维阵列雷达信号处理系统中进行信息处理和二维成像工作。本专利技术解决其技术问题所采用的技术方案是：一种基于嵌入式架构的二维穿墙阵列雷达信号处理系统，包括二维阵列射频模块、阵列数据采集处理模块、数字阵列雷达信号成像处理平台、MCU主控模块和电源模块；二维阵列射频模块产生阵元子阵回波数据，阵列数据采集处理模块通过GPIO口对通信数据进行获取，通过不同信道获取的信息，形成二维阵列数据信息；数字阵列雷达信号成像处理平台利用基于嵌入式架构的Cortex-M4处理内核对目标进行图像算法处理，并将成像结果在显控模块上进行展示；MCU主控模块作为系统的核心控制单元，利用Cortex-M3控制内核对MCU主控模块和阵列数据采集处理模块之间、MCU主控模块和数字阵列雷达信号成像处理平台之间进行数据通信控制；电源模块分别为二维阵列射频模块、阵列数据采集处理模块、数字阵列雷达信号成像处理平台和MCU主控模块供电。所述的二维阵列射频模块包括发射天线阵元、接收天线阵元、射频脉冲模块和回波阵列信号输出模块，射频脉冲模块产生20GHz以上的高频脉冲，采用分布式MIMO雷达的发射天线阵元将高频雷达脉冲向空间进行定向发射，使各个天线获得灵活的波束指向，进而便于波束的联合扫描与探测；接收天线阵元对阵列反射回波进行接收，接收过程与发射天线阵元对应，且多个天线阵元构成一个子阵，即形成不同子阵的回波接收信号；将得到的不同子阵的回波接收信号通过回波阵列信号输出模块传送到阵列数据采集处理模块中。所述的MCU主控模块包括Cortex-M3控制内核、可擦除只读存储器和时钟模块，Cortex-M3控制内核与可擦除只读存储器相连，使Cortex-M3控制内核读取可擦除只读存储器，时钟模块与Cortex-M3控制内核相连并提供工作时钟信号；Cortex-M3控制内核对二维阵列射频模块、阵列数据采集处理模块和数字阵列雷达信号成像处理平台进行逻辑控制，进而使二维阵列射频模块发射20GHz以上的高频探测信号，并按子阵对回波信号进行接收处理；使阵列数据采集处理模块对数据进行采集，形成可用于信号处理的二维阵列数据信息；通过数字阵列雷达信号成像处理平台对二维阵列数据进行成像处理，并将处理所得数据在显控模块上进行展示。所述的阵列数据采集处理模块包括通用GPIO阵列数据接收串口、固件库处理模块和外部FLASH模块，当MCU主控模块的Cortex-M3控制内核对阵列数据采集处理模块发送控制信号时，通用GPIO阵列数据接收串口对二维阵列射频模块的回波阵列信号输出模块的子阵数据进行多串口化接收，利用Cortex-M4处理内核的底层固件库函数构造固件库处理模块，经过二维阵列数据信息处理，从而形成适于信号处理的二维阵列数据信息；再将得到的二维阵列数据信息存储到外部FLASH模块，当完成对外部FLASH模块中的数据存储操作后，向MCU主控模块的Cortex-M3控制内核发送响应信号。所述的数字阵列雷达信号成像处理平台包括Cortex-M4处理内核、成像算法模块、外部FLASH模块和显控模块，当MCU主控模块的Cortex-M3控制内核对数字阵列雷达信号成像处理平台发送控制信号时，Cortex-M4处理内核从外部FLASH模块中读取二维阵列数据信息，对二维阵列数据信息通过成像算法模块进行成像信息处理；所述成像算法模块利用Cortex-M4处理内核的固件库函数构造BP后像投影算法的函数封装，进而得到快速准确的二维阵列数据成像处理信息；将二维阵列数据成像处理信息存储至外部FLASH模块，当完成对二维阵列数据成像处理信息的存储操作后，显控模块从外部FLASH模块中读取相应数据，并在显示屏上进行成像操作；当数字阵列雷达信号成像处理平台完成成像操作后，向MCU主控模块的Cortex-M3控制内核发送响应信号。所述的电源模块包括调压器供电模块和数模转化电源接口模块，在电源模块中调压器供电模块为整个系统中的数字电路供电，其中数字电路包括二维阵列射频模块、阵列数据采集处理模块、数字阵列雷达信号成像处理平台和MCU主控模块；调压器运行在运行模式或停止模式或待机模式，正常工作时调压器为运行模式，当供电结束后调压器为停止模式，调压器开机但不对外供电为待机模式；为了提高转换精度，电源模块针对阵列数据采集处理模块配有独立的数模转化电源接口模块，方便对接收模拟信号进行单独的滤波。本专利技术的有益效果是通过使用基于ARM架构的Cortex-M3作为控制内核，联合基于ARM架构的Cortex-M4作为处理内核进行数据处理，得到基于ARM硬件架构的双核信号处理系统，同时在二维阵列射频模块中将天线阵元按子阵进行划分，并进行回波信号接收与数据处理工作，最终实现集成度高且具有高速数据处理传输和存储功能的二维穿墙阵列雷达信号处理系统。附图说明图1为本专利技术一种基于嵌入式架构的二维穿墙阵列雷达信号处理系统的结构示意图。图2为本专利技术二维阵列射频模块的结构示意图。图3为本专利技术阵列数据采集处理模块的结构示意图。图4为本专利技术阵列数据采集处理模块的二维阵列数据信息处理流程图。图5为本专利技术数字阵列雷达信号成像处理平台的结构示意图。图6为本专利技术MCU主控模块的结构示意图。图7为本专利技术电源模块的结构示意图。具体实施方式下面结合附图和实施例对本专利技术进一步说明。上述仅是本专利技术技术方案的概述，为了清楚解释本专利技术的技术手段，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。一种基于嵌入式架构的二维穿墙阵列雷达信号处理系统，包括二维阵列射频模块、阵列数据采集处理模块、数字阵列雷达信号成像处理平台、MCU主控模块和电源模块；二维阵列射频模块产生阵元本文档来自技高网...
【技术保护点】
1.一种基于嵌入式架构的二维穿墙阵列雷达信号处理系统，包括二维阵列射频模块、阵列数据采集处理模块、数字阵列雷达信号成像处理平台、MCU主控模块和电源模块，其特征在于：所述二维阵列射频模块产生阵元子阵回波数据，阵列数据采集处理模块通过GPIO口对通信数据进行获取，通过不同信道获取的信息，形成二维阵列数据信息；数字阵列雷达信号成像处理平台利用基于嵌入式架构的Cortex‑M4处理内核对目标进行图像算法处理，并将成像结果在显控模块上进行展示；MCU主控模块作为系统的核心控制单元，利用Cortex‑M3控制内核对MCU主控模块和阵列数据采集处理模块之间、MCU主控模块和数字阵列雷达信号成像处理平台之间进行数据通信控制；电源模块分别为二维阵列射频模块、阵列数据采集处理模块、数字阵列雷达信号成像处理平台和MCU主控模块供电；所述的二维阵列射频模块包括发射天线阵元、接收天线阵元、射频脉冲模块和回波阵列信号输出模块，射频脉冲模块产生20GHz以上的高频脉冲，采用分布式MIMO雷达的发射天线阵元将高频雷达脉冲向空间进行定向发射，使各个天线获得灵活的波束指向，进而便于波束的联合扫描与探测；接收天线阵元对阵列反射回波进行接收，接收过程与发射天线阵元对应，且多个天线阵元构成一个子阵，即形成不同子阵的回波接收信号；将得到的不同子阵的回波接收信号通过回波阵列信号输出模块传送到阵列数据采集处理模块中；所述的MCU主控模块包括Cortex‑M3控制内核、可擦除只读存储器和时钟模块，Cortex‑M3控制内核与可擦除只读存储器相连，使Cortex‑M3控制内核读取可擦除只读存储器，时钟模块与Cortex‑M3控制内核相连并提供工作时钟信号；Cortex‑M3控制内核对二维阵列射频模块、阵列数据采集处理模块和数字阵列雷达信号成像处理平台进行逻辑控制，进而使二维阵列射频模块发射20GHz以上的高频探测信号，并按子阵对回波信号进行接收处理；使阵列数据采集处理模块对数据进行采集，形成可用于信号处理的二维阵列数据信息；通过数字阵列雷达信号成像处理平台对二维阵列数据进行成像处理，并将处理所得数据在显控模块上进行展示；所述的阵列数据采集处理模块包括通用GPIO阵列数据接收串口、固件库处理模块和外部FLASH模块，当MCU主控模块的Cortex‑M3控制内核对阵列数据采集处理模块发送控制信号时，通用GPIO阵列数据接收串口对二维阵列射频模块的回波阵列信号输出模块的子阵数据进行多串口化接收，利用Cortex‑M4处理内核的底层固件库函数构造固件库处理模块，经过二维阵列数据信息处理，从而形成适于信号处理的二维阵列数据信息；再将得到的二维阵列数据信息存储到外部FLASH模块，当完成对外部FLASH模块中的数据存储操作后，向MCU主控模块的Cortex‑M3控制内核发送响应信号；所述的数字阵列雷达信号成像处理平台包括Cortex‑M4处理内核、成像算法模块、外部FLASH模块和显控模块，当MCU主控模块的Cortex‑M3控制内核对数字阵列雷达信号成像处理平台发送控制信号时，Cortex‑M4处理内核从外部FLASH模块中读取二维阵列数据信息，对二维阵列数据信息通过成像算法模块进行成像信息处理；所述成像算法模块利用Cortex‑M4处理内核的固件库函数构造BP后像投影算法的函数封装，进而得到快速准确的二维阵列数据成像处理信息；将二维阵列数据成像处理信息存储至外部FLASH模块，当完成对二维阵列数据成像处理信息的存储操作后，显控模块从外部FLASH模块中读取相应数据，并在显示屏上进行成像操作；当数字阵列雷达信号成像处理平台完成成像操作后，向MCU主控模块的Cortex‑M3控制内核发送响应信号；所述的电源模块包括调压器供电模块和数模转化电源接口模块，在电源模块中调压器供电模块为整个系统中的数字电路供电，其中数字电路包括二维阵列射频模块、阵列数据采集处理模块、数字阵列雷达信号成像处理平台和MCU主控模块；调压器运行在运行模式或停止模式或待机模式，正常工作时调压器为运行模式，当供电结束后调压器为停止模式，调压器开机但不对外供电为待机模式；为了提高转换精度，电源模块针对阵列数据采集处理模块配有独立的数模转化电源接口模块，方便对接收模拟信号进行单独的滤波。...
【技术特征摘要】
1.一种基于嵌入式架构的二维穿墙阵列雷达信号处理系统，包括二维阵列射频模块、阵列数据采集处理模块、数字阵列雷达信号成像处理平台、MCU主控模块和电源模块，其特征在于：所述二维阵列射频模块产生阵元子阵回波数据，阵列数据采集处理模块通过GPIO口对通信数据进行获取，通过不同信道获取的信息，形成二维阵列数据信息；数字阵列雷达信号成像处理平台利用基于嵌入式架构的Cortex-M4处理内核对目标进行图像算法处理，并将成像结果在显控模块上进行展示；MCU主控模块作为系统的核心控制单元，利用Cortex-M3控制内核对MCU主控模块和阵列数据采集处理模块之间、MCU主控模块和数字阵列雷达信号成像处理平台之间进行数据通信控制；电源模块分别为二维阵列射频模块、阵列数据采集处理模块、数字阵列雷达信号成像处理平台和MCU主控模块供电；所述的二维阵列射频模块包括发射天线阵元、接收天线阵元、射频脉冲模块和回波阵列信号输出模块，射频脉冲模块产生20GHz以上的高频脉冲，采用分布式MIMO雷达的发射天线阵元将高频雷达脉冲向空间进行定向发射，使各个天线获得灵活的波束指向，进而便于波束的联合扫描与探测；接收天线阵元对阵列反射回波进行接收，接收过程与发射天线阵元对应，且多个天线阵元构成一个子阵，即形成不同子阵的回波接收信号；将得到的不同子阵的回波接收信号通过回波阵列信号输出模块传送到阵列数据采集处理模块中；所述的MCU主控模块包括Cortex-M3控制内核、可擦除只读存储器和时钟模块，Cortex-M3控制内核与可擦除只读存储器相连，使Cortex-M3控制内核读取可擦除只读存储器，时钟模块与Cortex-M3控制内核相连并提供工作时钟信号；Cortex-M3控制内核对二维阵列射频模块、阵列数据采集处理模块和数字阵列雷达信号成像处理平台进行逻辑控制，进而使二维阵列射频模块发射20GHz以上的高频探测信号，并按子阵对回波信号进行接收处理；使阵列数据采集处理模块对数据进行采集，形成可用于信号处理的二维阵列数据信息；通过数字阵列雷达信号成像处理平台对二维阵列数据进行成像处理，并将处理所得...
【专利技术属性】
技术研发人员：王保平，郑俊浩，冯景南，王夏菲，
申请(专利权)人：西北工业大学，
类型：发明
国别省市：陕西,61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。