应用于三维图像传感器的背景噪声抑制像素结构制造技术

本发明专利技术涉及图像传感器领域，为使基于ToF的3D图像传感器具有更优秀的成像和探测性能，提高成像精度，降低背景噪声，进而扩大3D图像传感器的使用场合，本发明专利技术，应用于三维图像传感器的背景噪声抑制像素结构，由PMOS管P1‑P2,光电二极管Photo‑detector，差分比较器DDA，透明锁存器Latch，与非门NAND和与门AND组成,连接关系如下：PMOS管P1源极接电源VDD，P1漏级接光电二极管Photo‑detector的FD1；PMOS管P2源极接电源VDD，P2漏级接光电二极管Photo‑detector的FD2。本发明专利技术主要应用于图像传感器设计制造场合。

Background Noise Suppression Pixel Structure for 3D Image Sensors

The invention relates to the field of image sensor. In order to make the ToF-based 3D image sensor have better imaging and detection performance, improve imaging accuracy, reduce background noise, and further expand the application occasion of the 3D image sensor, the invention is applied to the background noise suppression pixel structure of the three-dimensional image sensor, which is composed of PMOS transistor P1 P2, photodiode Photo detector and differential comparison. DDA, transparent latch Latch, which is composed of non-gate NAND and gate AND, is connected as follows: PMOS P1 source-connected power supply VDD, P1 drain-connected photodiode Photo detector FD1; PMOS P2 source-connected power supply VDD, P2 drain-connected photodiode Photo detector FD2. The invention is mainly applied to the design and manufacture of image sensor.

【技术实现步骤摘要】
应用于三维图像传感器的背景噪声抑制像素结构
本专利技术涉及图像传感器领域，特别涉及一种能够实现背景噪声抑制的三维图像传感器像素结构。
技术介绍
传感器作为人类感官的延伸，实现了对外界信息准确可靠的获取和转换，以达到人类对信息进行传输、处理、存储的目的。其中图像传感器更是在工业生产、宇宙开发、海洋探测、医学诊断、生物工程等多个领域发挥着重要作用。但仅能反映图像灰度和颜色信息的二维(2D)成像技术已经不能满足社会发展的需要。为了更好的感知了解现实世界中复杂的事物，能够在2D成像的基础上对事物的深度信息进行描绘的三维(3D)成像技术应运而生，2D成像效果与3D成像效果对比如图1所示，3D成像传感器(深度传感器)计算得到每个像素点的深度信息，从而可以轻易得到(x,y,z)点云数据。基于飞行时间(TimeofFlight，ToF)的连续波调制间接3D图像传感器原理如图2所示，光源发生器发射经调制的光信号，一般为正弦波调制和方波调制，经过往返距离延迟后，到达探测器的相位发生改变，通过测量相位的变化从而计算得到目标距离信息L，即为了提高3D图像传感器的性能以及增加可以应用的场景，增加背景光抑制电路，使其可以适用于室外的环境。背景光的影响主要在于，像素接受反射信号的同时也接受了背景光信号，背景光过强，使得像素的输出很容易饱和，搜集到的反射信号的光生电荷很少，大部分的电荷都是背景光产生的。从而降低了测量的精度。为了抑制背景光的影响，传统的解决方法是在传感器前增加滤光片，但滤光片无法对背景光进行完全过滤，在较长的积分时间下会导致像素中的FD节点饱和，造成对探测精度的严重影响。另一种常用的方法是补偿电荷注入，通过人为地注入正电荷抵消掉背景光产生的负电荷，使像素中的FD节点始终处于不饱和的状态。但是基于ToF的3D图像传感器具有特殊的像素结构，即每个像素集成双FD节点。两个FD中由于注入电荷的不同会出现失配现象，适配误差随着电荷注入次数的增加而累加，对探测精度造成影响。
技术实现思路
为克服现有技术的不足，本专利技术旨在使基于ToF的3D图像传感器具有更优秀的成像和探测性能，提高成像精度，降低背景噪声，进而扩大3D图像传感器的使用场合，本专利技术提出一种基于ToF的3D图像传感器的背景噪声抑制像素结构设计，本专利技术采用的技术方案是，应用于三维图像传感器的背景噪声抑制像素结构，由PMOS管P1-P2,光电二极管Photo-detector，差分比较器DDA，透明锁存器Latch，与非门NAND和与门AND组成,连接关系如下：PMOS管P1源极接电源VDD，P1漏级接光电二极管Photo-detector的FD1；PMOS管P2源极接电源VDD，P2漏级接光电二极管Photo-detector的FD2；光电二极管中的节点FD1与节点FD2分别与差分比较器的反相输入端Vin-和同相输入端Vin+端口相连接；差分比较器DDA中的反相参考端口Vref-和同相参考端口Vref+分别接参考电压，差分比较器的输出端口Vout与透明锁存器Latch的输入端口D相连接；透明锁存器Latch的clk端口接时钟clk+，clkb端口接反相时钟clk-，输出端口Q接与非门B输入端；与非门A输入端接时钟clk+，输出端接与门AND的B输入端；与门AND的A端口接全局复位信号，输出端接PMOS管P1,P2的栅极，用于像素复位。具体地，在一个曝光周期Tint中，流入像素中FD1节点的电子总量总是多于流入FD2节点的电子总量，即VFD1的下降速度更快，因此FD1节点的电压总是低于FD2节点电压，即VFD1<VFD2；且VFD1＝Vin-,VFD2＝Vin+，当Vin+与Vin-的电压差刚刚高于两参考电压Vrefp与Vrefn之差时，即ΔVin＝ΔVref，比较器将翻转，通过外部的控制信号clk+和clk-将DDA的输出锁入随后的锁存器Latch中，锁存器采取低传、高锁的结构，之后将锁存器的输出信号和clk+信号做与非操作，用于像素中FD节点复位，即节点Vx产生一个脉冲，通过计算一个曝光周期内的脉冲频率，从而计算出两个FD节点的信号差值。本专利技术的特点及有益效果是：所提出的基于ToF的3D图像传感器的背景噪声抑制像素结构在有、无滤光片的情况下均可以大幅抑制背景光影响，从而使3D图像传感器具有更优秀的成像和探测性能，提高成像精度，进而扩大3D图像传感器的使用场合。附图说明：图1是二维成像与三维成像效果示意图。图2是基于ToF的连续波调制间接3D图像传感器原理。图3是本专利技术与传统模拟开关在不同操作温度下的漏电流比较。图4是差分比较器DDA具体电路结构。具体实施方式本专利技术所提出的基于ToF的3D图像传感器的背景噪声抑制像素结构如图3虚线框中所示，其主要由PMOS管P1～P2,光电二极管Photo-detector，差分比较器DDA，透明锁存器Latch，与非门NAND和与门AND组成。该像素中各个组件的连接关系如下：PMOS管P1源极接电源VDD，漏级接光电二极管Photo-detector的FD1；PMOS管P2源极接电源VDD，漏级接光电二极管Photo-detector的FD2；光电二极管中的FD1与FD2分别于差分比较器的Vin-和Vin+端口相连接；差分比较器DDA中的Vref-端口和Vref+端口分别接参考电压，差分比较器的输出端口Vout与透明锁存器Latch的输入端口D相连接；透明锁存器Latch的clk端口接时钟clk+，clkb端口接时钟clk-，输出端口Q接与非门B输入端；与非门A输入端接时钟clk+，输出端接与门AND的B输入端；与门AND的A端口接全局复位信号，输出端接PMOS管P1,P2的栅极，用于像素复位。传统基于ToF的3D图像传感器采用在传感器前增加滤光片的方法对背景光进行抑制。但滤光片无法对背景光进行完全抑制，在较长的积分时间下会导致像素饱和，造成对探测精度的严重影响。而通过电荷注入对背景光进行抑制的方法由于注入电荷的不一致导致两个FD节点的失配。因此本专利技术提出一种自身抑制背景光的像素结构，在不增加滤光片的前提下依旧可以有效抑制背景光，并可以避免由于电荷注入引起的两个FD节点的失配，从而提高探测精度。像素自身抑制背景光的原理：像素的复位采用异步复位的方式。在一个曝光周期Tint中，由于基于ToF的3D图像传感器特殊的成像方式,流入像素中FD1节点的电子总量总是多于流入FD2节点的电子总量，即VFD1的下降速度更快。因此FD1节点的电压总是低于FD2节点电压，即VFD1<VFD2；且VFD1＝Vin-,VFD2＝Vin+，因此DDA的Vin-端的电压较Vin+端下降的更快，当Vin+与Vin-的电压差刚刚高于两参考电压Vrefp与Vrefn之差时，即ΔVin＝ΔVref，比较器将翻转。通过外部的控制信号clk+和clk-将DDA的输出锁入随后的锁存器Latch中，锁存器采取低传、高锁的结构。之后将锁存器的输出信号和clk+信号做与非操作，用于像素中FD节点复位，即节点Vx产生一个脉冲。通过计算一个曝光周期内的脉冲频率，从而可以计算出两个FD节点的信号差值。为使本专利技术的目的、技术方案和优点更加清晰，下面将结合实例给出本专利技术实施方本文档来自技高网...

【技术保护点】
1.一种应用于三维图像传感器的背景噪声抑制像素结构，其特征是，由PMOS管P1‑P2,光电二极管Photo‑detector，差分比较器DDA，透明锁存器Latch，与非门NAND和与门AND组成,连接关系如下：PMOS管P1源极接电源VDD，P1漏级接光电二极管Photo‑detector的FD1；PMOS管P2源极接电源VDD，P2漏级接光电二极管Photo‑detector的FD2；光电二极管中的节点FD1与节点FD2分别与差分比较器的反相输入端Vin‑和同相输入端Vin+端口相连接；差分比较器DDA中的反相参考端口Vref‑和同相参考端口Vref+分别接参考电压，差分比较器的输出端口Vout与透明锁存器Latch的输入端口D相连接；透明锁存器Latch的clk端口接时钟clk+，clkb端口接反相时钟clk‑，输出端口Q接与非门B输入端；与非门A输入端接时钟clk+，输出端接与门AND的B输入端；与门AND的A端口接全局复位信号，输出端接PMOS管P1,P2的栅极，用于像素复位。

【技术特征摘要】
1.一种应用于三维图像传感器的背景噪声抑制像素结构，其特征是，由PMOS管P1-P2,光电二极管Photo-detector，差分比较器DDA，透明锁存器Latch，与非门NAND和与门AND组成,连接关系如下：PMOS管P1源极接电源VDD，P1漏级接光电二极管Photo-detector的FD1；PMOS管P2源极接电源VDD，P2漏级接光电二极管Photo-detector的FD2；光电二极管中的节点FD1与节点FD2分别与差分比较器的反相输入端Vin-和同相输入端Vin+端口相连接；差分比较器DDA中的反相参考端口Vref-和同相参考端口Vref+分别接参考电压，差分比较器的输出端口Vout与透明锁存器Latch的输入端口D相连接；透明锁存器Latch的clk端口接时钟clk+，clkb端口接反相时钟clk-，输出端口Q接与非门B输入端；与非门A输入端接时钟clk+，输出端接与门A...

【专利技术属性】
技术研发人员：徐江涛，史晓琳，聂凯明，高静，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津,12