用于解决电迁移的布局构造制造技术

本发明专利技术涉及用于解决电迁移的布局构造。具有各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管的CMOS器件包括一互连级上的在长度方向上延伸以将PMOS漏极连接在一起的第一互连。该互连级上的第二互连在长度方向上延伸以将NMOS漏极连接在一起。至少一个附加互连级上的一互连集合将第一互连和第二互连耦合在一起。该互连级上的第三互连垂直于长度方向延伸并且偏离该互连集合以将第一互连和第二互连连接在一起。

Layout structure for solving electromigration

The present invention relates to a layout structure for solving electromigration. CMOS devices with multiple PMOS transistors with respective PMOS drains and multiple NMOS transistors with respective NMOS drains include a first interconnect extending in a long direction at the interconnection level to connect PMOS drains together. The second interconnect at the interconnection level extends in the length direction to connect the NMOS drains together. A set of interconnects at at least one additional interconnection level couples the first interconnect with the second interconnect. The third interconnect at the interconnection level extends perpendicular to the length direction and deviates from the interconnection set to connect the first interconnect and the second interconnect.

【技术实现步骤摘要】
用于解决电迁移的布局构造本申请是国际申请号为PCT/US2014/052015，国际申请日为2014年8月21日，进入中国国家阶段的申请号为201480046244.1，名称为“用于解决电迁移的布局构造”的专利技术专利申请的分案申请。相关申请的交叉引用本申请要求于2013年8月23日提交的题为“LAYOUTCONSTRUCTIONFORADDRESSINGELECTROMIGRATION(用于解决电迁移的布局构造)”的美国非临时申请S/N.13/975,185的优先权，其通过援引全部明确纳入于此。背景领域本公开一般涉及布局构造，尤其涉及用于解决互补金属氧化物半导体(CMOS)器件中的电迁移(EM)的布局构造。
技术介绍
EM是由于导电电子与漫射金属原子之间的动量转移通过导体中的离子的逐步移动而导致的材料运送。EM可导致连接的最终丢失或者集成电路(IC)的故障，并因此降低IC的可靠性。因此，需要布置CMOS器件以用于解决EM的方法。此外，需要具有用于解决EM的布局构造的CMOS器件。概述在本公开的一方面，提供了一种CMOS器件，该CMOS器件包括各自具有p型金属氧化物半导体(PMOS)漏极的多个PMOS晶体管以及各自具有n型金属氧化物半导体(NMOS)漏极的多个NMOS晶体管。CMOS器件包括一互连级上的将PMOS漏极的第一子集连接在一起的第一互连。CMOS器件进一步包括该互连级上的将PMOS漏极的第二子集连接在一起的第二互连。PMOS漏极的第二子集不同于PMOS漏极的第一子集。第一互连和第二互连在该互连级上断开连接。该CMOS器件在该互连级上还包括将NMOS漏极的第一子集连接在一起的第三互连。该CMOS器件在该互连级上还包括将NMOS漏极的第二子集连接在一起的第四互连。NMOS漏极的第二子集不同于NMOS漏极的第一子集。第三互连和第四互连在该互连级上断开连接。第一互连、第二互连、第三互连和第四互连通过至少一个其它互连级耦合在一起。在本公开的一方面，提供了一种布置CMOS器件的方法，该CMOS器件包括各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管。PMOS漏极的第一子集在一互连级上与第一互连互连。PMOS漏极的第二子集在该互连级上与第二互连互连。PMOS漏极的第二子集在该互连级上与PMOS漏极的第一子集断开连接。NMOS漏极的第一子集在该互连级上与第三互连互连。NMOS漏极的第二子集在该互连级上与第四互连互连。NMOS漏极的第二子集在该互连级上与NMOS漏极的第一子集断开连接。第一互连、第二互连、第三互连和第四互连通过至少一个其它互连级耦合在一起。在本公开的一方面，提供了一种操作CMOS器件的方法，该CMOS器件包括各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管。第一电流从在一互连级上与第一互连互连的PMOS漏极的第一子集流动。第二电流从在该互连级上与第二互连互连的PMOS漏极的第二子集流动。PMOS漏极的第二子集在该互连级上与PMOS漏极的第一子集断开连接。第三电流流动至在该互连级上与第三互连互连的NMOS漏极的第一子集。第四电流流动至在该互连级上与第四互连互连的NMOS漏极的第二子集。NMOS漏极的第二子集在该互连级上与NMOS漏极的第一子集断开连接。第一互连、第二互连、第三互连和第四互连通过至少一个其它互连级耦合在一起。在CMOS器件接收到低输入之际，该第一电流和第二电流经过至少一个其它互连级流动至CMOS器件的输出端。在CMOS器件接收到高输入之际，该第三电流和第四电流经过该至少一个其它互连级从CMOS器件的输出端流动。在本公开的一方面，提供了一种CMOS器件，该CMOS器件包括各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管。该CMOS器件包括一互连级上的在长度方向上延伸以将PMOS漏极连接在一起的第一互连。该CMOS器件在该互连级上还包括在长度方向上延伸以将NMOS漏极连接在一起的第二互连。该CMOS器件在至少一个附加互连级上还包括将第一互连和第二互连耦合在一起的一互连集合。该CMOS器件在该互连级上还包括第三互连，该第三互连垂直于长度方向地延伸并且偏离该互连集合以将第一互连和第二互连连接在一起。在本公开的一方面，提供了一种布置CMOS器件的方法，该CMOS器件包括各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管。PMOS漏极在一互连级上与在长度方向上延伸的第一互连互连。NMOS漏极在该互连级上与在长度方向上延伸的第二互连互连。第一互连和第二互连与至少一个附加互连级上的一互连集合互连。第一互连和第二互连在该互连级上与垂直于长度方向延伸并且偏离该互连集合的第三互连互连。在本公开的一方面，提供了一种操作CMOS器件的方法,该CMOS器件包括各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管。第一电流流经在长度方向上延伸并在一互连级上将PMOS漏极互连的第一互连。第二电流流经在长度方向上延伸并在该互连级上将NMOS漏极互连的第二互连。第三电流流经至少一个附加互连级上的将第一互连和第二互连互连的一互连集合。第四电流流经第三互连，该第三互连垂直于长度方向延伸并且偏离该互连集合并且在该互连级上将第一互连和第二互连互连第五电流流经第四互连，该第四互连在该互连级上将第一互连和第二互连互连，垂直于长度方向延伸，并且偏离该互连集合。第三互连和第四互连在该互连集合的相对侧。在CMOS器件接收到低输入之际，第一电流经过第一互连流动至该互连集合的第一子集，第二电流从第三互连和第四互连经过第二互连流动至该互连集合的第二子集，第三电流从第一互连和第二互连流动经过该互连集合，第四电流从第一互连经过第三互连流动至第二互连，而第五电流从第一互连经过第四互连流动至第二互连。在CMOS器件接收到高输入之际，第一电流从该互连集合的第一子集经过第一互连流动至第三互连和第四互连，第二电流从该互连集合的第二子集流动经过第二互连，第三电流从该互连集合流动至第一互连和第二互连，第四电流从第一互连经过第三互连流动至第二互连，而第五电流从第一互连经过第四互连流动到第二互连。在本公开的一方面，提供了一种CMOS器件，该CMOS器件包括各自具有PMOS漏极的多个PMOS晶体管以及各自具有NMOS漏极的多个NMOS晶体管。CMOS器件包括一互连级上的将PMOS漏极的第一子集连接在一起的第一互连。CMOS器件包括该互连级上的将PMOS漏极的第二子集连接在一起的第二互连。PMOS漏极的第二子集不同于PMOS漏极的第一子集。第一互连和第二互连在该互连级上断开连接。该CMOS器件在该互连级上还包括将NMOS漏极的第一子集连接在一起的第三互连。该CMOS器件在该互连级上还包括将NMOS漏极的第二子集连接在一起的第四互连。NMOS漏极的第二子集不同于NMOS漏极的第一子集。第三互连和第四互连在该互连级上断开连接。第一互连、第二互连、第三互连和第四互连通过至少一个其它互连级耦合在一起。CMOS器件在第二互连级上还包括第五互连。第五互连将第一互连和第二互连耦合在一起。CMOS器件在本文档来自技高网...

【技术保护点】
1.一种互补金属氧化物半导体(CMOS)器件，包括各自具有p型金属氧化物半导体(PMOS)漏极的多个PMOS晶体管以及各自具有n型金属氧化物半导体(NMOS)漏极的多个NMOS晶体管，所述CMOS器件包括：一互连级上的将所述PMOS漏极的第一子集连接在一起的第一互连；所述互连级上的将所述PMOS漏极的第二子集连接在一起的第二互连，所述PMOS漏极的第二子集不同于所述PMOS漏极的第一子集，所述第一互连和所述第二互连在所述互连级上断开连接；所述互连级上的将所述NMOS漏极的第一子集连接在一起的第三互连；所述互连级上的将所述NMOS漏极的第二子集连接在一起的第四互连，所述NMOS漏极的第二子集不同于所述NMOS漏极的第一子集，所述第三互连和所述第四互连在所述互连级上断开连接，其中所述第一互连、所述第二互连、所述第三互连和所述第四互连通过至少一个其他互连级来耦合在一起；以及所述互连级上的一个或多个附加互连，所述一个或多个附加互连将至少所述第一互连与所述第三互连连接在一起并且将所述第二互连与所述第四互连连接在一起以提供与通过所述至少一个其他互连级的电流路径并联的一个或多个电流路径。

【技术特征摘要】
2013.08.23 US 13/975,1851.一种互补金属氧化物半导体(CMOS)器件，包括各自具有p型金属氧化物半导体(PMOS)漏极的多个PMOS晶体管以及各自具有n型金属氧化物半导体(NMOS)漏极的多个NMOS晶体管，所述CMOS器件包括：一互连级上的将所述PMOS漏极的第一子集连接在一起的第一互连；所述互连级上的将所述PMOS漏极的第二子集连接在一起的第二互连，所述PMOS漏极的第二子集不同于所述PMOS漏极的第一子集，所述第一互连和所述第二互连在所述互连级上断开连接；所述互连级上的将所述NMOS漏极的第一子集连接在一起的第三互连；所述互连级上的将所述NMOS漏极的第二子集连接在一起的第四互连，所述NMOS漏极的第二子集不同于所述NMOS漏极的第一子集，所述第三互连和所述第四互连在所述互连级上断开连接，其中所述第一互连、所述第二互连、所述第三互连和所述第四互连通过至少一个其他互连级来耦合在一起；以及所述互连级上的一个或多个附加互连，所述一个或多个附加互连将至少所述第一互连与所述第三互连连接在一起并且将所述第二互连与所述第四互连连接在一起以提供与通过所述至少一个其他互连级的电流路径并联的一个或多个电流路径。2.如权利要求1所述的器件，其特征在于，所述第一互连、所述第二互连、所述第三互连和所述第四互连通过所述至少一个其他互连级经由一互连集合来耦合在一起。3.如权利要求2所述的器件，其特征在于，所述一个或多个附加互连包括所述互连级上的第五互连和所述互连级上的第六互连，所述第五互连偏离所述互连集合以将所述第一互连和所述第三互连连接在一起，所述第六互连偏离所述互连集合以将所述第二互连和所述第四互连连接在一起，其中所述第五互连和所述第六互连在所述互连集合的相对侧上。4.如权利要求2所述的器件，其特征在于，所述至少一个附加互连级包括第二互连级和第三互连级，且所述互连集合包括：所述第二互连级上的第七互连，所述第七互连将所述第一互连和所述第二互连耦合在一起；所述第二互连级上的第八互连，所述第八互连将所述第三互连和所述第四互连耦合在一起；以及所述第三互连级上的将所述第七互连和所述第八互连耦合在一起的第九互连。5.如权利要求1所述的器件，其特征在于，所述第一互连、所述第二互连、所述第三互连和所述第四互连各自在长度上小于2μm。6.如权利要求4所述的器件，其特征在于，所述第七互连和所述第八互连各自在长度上小于2μm。7.一种互补金属氧化物半导体(CMOS)器件，包括各自具有p型金属氧化物半导体(PMOS)漏极的多个PMOS晶体管以及各自具有n型金属氧化物半导体(NMOS)漏极的多个NMOS晶体管，所述CMOS器件包括：用于在一互连级上将所述PMOS漏极的第一子集与第一互连相连接的装置；用于在所述互连级上将所述PMOS漏极的第二子集与第二互连相连接的装置，所述PMOS漏极的第二子集在所述互连级上与所述PMOS漏极的第一子集断开连接；用于在所述互连级上将所述NMOS漏极的第一子集与第三互连相连接的装置；用于在所述互连级上将所述NMOS漏极的第二子集与第四互连相连接的装置，所述NMOS漏极的第二子集在所述互连级上与所述NMOS漏极的第一子集断开连接；用于通过至少一个其他互连级来将所述第一互连、所述第二互连、所述第三互连和所述第四互连耦合在一起的装置；以及用于通过所述互连级上的一个或多个附加互连来将至少所述第一互连和所述第三互连连接在一起并且将所述第二互连和所述第四互连连接在一起以提供与通过所述至少一个其他互连级的电流路径并联的一个或多个电流路径的装置。8.如权利要求7所述的器件，其特征在于，所述用于通过至少一个其他互连级来将所述第一互连、所述第二互连、所述第三互连和所述第四互连耦合在一起的装置包括：用于通过所述至少一个其他互连级经由一互连集合来耦合所述...

【专利技术属性】
技术研发人员：S·H·拉苏里，M·J·布鲁诺利，C·SA·霍里格，M·马拉布里，S·K·哈里什，P·巴拉苏布拉马尼恩，K·麦迪赛蒂，N·伯什泰恩，A·达塔，O·翁，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US