半导体元件及其制作方法技术

本发明专利技术公开一种半导体元件及其制作方法。该半导体元件包含有一半导体衬底，具有一栅极沟槽，穿过主动区域及围绕主动区域的一沟槽绝缘区域，其中栅极沟槽显露出主动区域的侧壁及沟槽绝缘结构的侧壁，其中沟槽绝缘结构包含一孔隙；一第一栅极介电层，共形的覆盖住主动区域的侧壁及沟槽绝缘区域的侧壁，其中孔隙被第一栅极介电层填满；一第二栅极介电层，从主动区域的侧壁上生长出来；及一栅极，设于栅极沟槽中。

Semiconductor components and their fabrication methods

The invention discloses a semiconductor element and a manufacturing method thereof. The semiconductor element consists of a semiconductor substrate, a gate groove, which passes through the active region and a groove insulation region surrounding the active region. The gate groove reveals the side wall of the active region and the side wall of the groove insulation structure, in which the groove insulation structure contains a hole; a first gate dielectric layer, which conformally covers the side wall of the active region and the groove insulation region. The side wall of the grid, in which the pore is filled by the first gate dielectric layer, the second gate dielectric layer grows from the side wall of the active region, and the gate is arranged in the gate groove.

【技术实现步骤摘要】
半导体元件及其制作方法
本专利技术涉及半导体
，特别是涉及一种半导体元件及其制作方法。
技术介绍
由于电子元件如动态随机存取存储器元件的尺寸越来越小，用来隔离半导体元件沟槽绝缘区域内可能会形成孔隙，后续在栅极沟槽填入栅极材料时，如氮化钛，则会沿着此孔隙形成氮化钛突出(TiNexcursion)现象，导致字符线与字符线串扰(WL-WLcrosstalk)问题。本专利技术于是提出一种改良的半导体元件及其制作方法，可以解决上述现有技术的问题与不足。
技术实现思路
本专利技术的主要目的在于提供一种改良的半导体元件，可以改善栅极介电层品质，并改善现有技术的缺点。本专利技术一实施例公开一种半导体元件，包含有一半导体衬底，具有一栅极沟槽，穿过一主动区域及围绕所述主动区域的一沟槽绝缘区域，其中所述栅极沟槽显露出所述主动区域的一侧壁及所述沟槽绝缘结构的一侧壁，其中所述沟槽绝缘结构包含一孔隙；一第一栅极介电层，共形的覆盖住所述主动区域的侧壁及所述沟槽绝缘区域的侧壁，其中所述孔隙被所述第一栅极介电层填满；一第二栅极介电层，从所述主动区域的侧壁上生长出来；及一栅极，设于所述栅极沟槽中。根据本专利技术另一实施例公开一种半导体元件的制作方法。先提供一半导体衬底，其上具有一主动区域及围绕所述主动区域的一沟槽绝缘区域。再于所述半导体衬底中形成一栅极沟槽，穿过所述主动区域及所述沟槽绝缘区域，其中所述栅极沟槽显露出所述主动区域的一侧壁及所述沟槽绝缘区域的一侧壁，其中所述沟槽绝缘区域包含一孔隙。再于所述栅极沟槽的内壁上沉积一第一栅极介电层，其中所述第一栅极介电层，共形的覆盖住所述主动区域的侧壁及所述沟槽绝缘区域的侧壁，且所述孔隙被所述第一栅极介电层填满。再进行一临场蒸气产生(ISSG)制作工艺，在所述主动区域的侧壁上，热生长出一第二栅极介电层。为让本专利技术上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附的附图，作详细说明如下。然而优选实施方式与附图仅供参考与说明用，并非用来对本专利技术加以限制者。附图说明图1至图6为本专利技术一实施例所绘示的制作半导体元件的方法，其中:图1例示本专利技术一实施例半导体元件的部分布局上视图；图2为沿着图1中切线I-I’的剖面示意图；图3为一立体透视图，例示图1中沿着一栅极沟槽中所看到的沟槽绝缘区域的孔隙；及图4至图6则是在不同阶段沿着图1中切线I-I’的剖面示意图。主要元件符号说明1半导体元件10半导体衬底101主动区域101a侧壁102沟槽绝缘区域102a侧壁102b孔隙112绝缘层121～124栅极沟槽130第一栅极介电层140第二栅极介电层150栅极具体实施方式接下来的详细叙述是参照相关附图所示内容，用来说明可依据本专利技术具体实行的实施例。这些实施例已提供足够的细节，可使本领域技术人员充分了解并具体实行本专利技术。在不悖离本专利技术的范围内，仍可做结构或电性上的修改，并应用在其他实施例上。因此，以下详细描述并非用来对本专利技术加以限制。本专利技术涵盖的范围由其权利要求界定。与本专利技术权利要求具均等意义者，也应属本专利技术涵盖的范围。本专利技术有关于一种半导体集成电路结构，例如，动态随机存取存储器结构，形成在栅极沟槽内的栅极介电层结构包含一原子层沉积(atomiclayerdeposition，ALD)氧化层及一临场蒸气产生(in-situsteamgeneration，ISSG)氧化层，可以改善栅极介电层品质，并改善现有技术的缺点，例如，沟槽绝缘区域的孔隙产生的氮化钛突出现象，及字符线与字符线串扰(WL-WLcrosstalk)问题。请参阅图1至图6，其为依据本专利技术一实施例所绘示的制作半导体元件1的方法。其中，图1例示本专利技术一实施例半导体元件1的部分布局上视图，图2为沿着图1中切线I-I’的剖面示意图，图3为一立体透视图，例示图1中沿着一栅极沟槽中所看到的沟槽绝缘区域的孔隙，图4至图6则是在不同阶段沿着图1中切线I-I’的剖面示意图。首先，如图1至图3所示，提供一半导体衬底10，其上具有主动区域101及围绕所述主动区域101的沟槽绝缘区域102。图1中所示的布局结构可以是一存储器阵列区域，但不限于此。各主动区域101具有一长轴，沿着一参考a轴方向延伸。根据本专利技术一实施例，在各主动区域101中将形成凹入式栅极晶体管存取元件。根据本专利技术一实施例，半导体衬底10可以是一硅基底，在沟槽绝缘区域102包括一绝缘层112，例如，二氧化硅层。在形成沟槽绝缘区域102及主动区域101之后，接着于所述半导体衬底10中形成栅极沟槽121～124，穿过主动区域101及所述沟槽绝缘区域102，其中，栅极沟槽121～124是沿着参考y轴方向延伸。如图3所示，以栅极沟槽122为例，栅极沟槽122显露出所述主动区域101的一侧壁101a及所述沟槽绝缘区域102的一侧壁102a，其中所述沟槽绝缘区域102包含一孔隙102b。如前所述，沟槽绝缘区域102内的孔隙102b，后续在栅极沟槽121～124填入栅极材料时，如氮化钛，则会沿着此孔隙102b形成氮化钛突出(TiNexcursion)现象，导致字符线与字符线串扰(WL-WLcrosstalk)问题。本专利技术是针对上述现有技术的问题与不足，提出一种改良的半导体元件及其制作方法。如图4所示，在形成栅极沟槽121～124后，接着于所述栅极沟槽121～124的内壁上及半导体衬底10的上表面，全面的沉积一第一栅极介电层130，其中所述第一栅极介电层130，共形的覆盖住所述主动区域101的侧壁101a及所述沟槽绝缘区域102的侧壁102a，且所述孔隙102b被所述第一栅极介电层130填满。根据本专利技术一实施例，所述第一栅极介电层130包含一原子层沉积(atomiclayerdeposition，ALD)氧化层，是利用一原子层沉积(atomiclayerdeposition，ALD)法沉积而成的二氧化硅层。根据本专利技术一实施例，所述第一栅极介电层130的厚度介于40至60埃(angstrom)，例如50埃。接着，如图5所示，进行一临场蒸气产生(ISSG)制作工艺，在所述栅极沟槽121～124内的所述主动区域101的侧壁101a上，热生长出一第二栅极介电层140。故所述第二栅极介电层140为一临场蒸气产生(in-situsteamgeneration，ISSG)氧化层。根据本专利技术一实施例，所述临场蒸气产生制作工艺系在约1000℃的温度下，并且在含有氢气、氧气及氮气的环境中进行。根据本专利技术一实施例，于所述临场蒸气产生制作工艺，所述氢气的体积百分比为25％至40％(一般称为高蒸气(high-steam)条件)，例如，在氢气的体积百分比为33％的条件下进行。根据本专利技术一实施例，于所述临场蒸气产生制作工艺，所述氢气的流量介于1至10标准升每分钟(slm)，所述氮气的流量小于10slm，氧气的流量介于2至10slm。在前述通过氢气的体积百分比为33％的高蒸气(high-steam)条件下进行临场蒸气产生制作工艺，可以形成高品质的二氧化硅栅极介电层。此外，通过在所述临场蒸气产生制作工艺中通入氮气(流量小于10slm)，将浸透时间(soaktime)延长，例如介于14至36秒之间，因而能提升栅极介电层的漏电流特性。最后，如图6所示，在所述主动区本文档来自技高网...

【技术保护点】
1.一种半导体元件，包含有:半导体衬底，具有栅极沟槽，穿过一主动区域及围绕所述主动区域的一沟槽绝缘区域，其中所述栅极沟槽显露出所述主动区域的一侧壁及所述沟槽绝缘结构的一侧壁，其中所述沟槽绝缘结构包含一孔隙；第一栅极介电层，共形的覆盖住所述主动区域的侧壁及所述沟槽绝缘区域的侧壁，其中所述孔隙被所述第一栅极介电层填满；第二栅极介电层，从所述主动区域的侧壁上生长出来；及栅极，设于所述栅极沟槽中。

【技术特征摘要】
1.一种半导体元件，包含有:半导体衬底，具有栅极沟槽，穿过一主动区域及围绕所述主动区域的一沟槽绝缘区域，其中所述栅极沟槽显露出所述主动区域的一侧壁及所述沟槽绝缘结构的一侧壁，其中所述沟槽绝缘结构包含一孔隙；第一栅极介电层，共形的覆盖住所述主动区域的侧壁及所述沟槽绝缘区域的侧壁，其中所述孔隙被所述第一栅极介电层填满；第二栅极介电层，从所述主动区域的侧壁上生长出来；及栅极，设于所述栅极沟槽中。2.如权利要求1所述的半导体元件，其中所述第一栅极介电层包含原子层沉积(atomiclayerdeposition，ALD)氧化层。3.如权利要求2所述的半导体元件，其中所述第一栅极介电层的厚度介于40至60埃(angstrom)。4.如权利要求1所述的半导体元件，其中所述第二栅极介电层包含临场蒸气产生(in-situsteamgeneration，ISSG)氧化层。5.一种半导体元件的制作方法，包含有:提供一半导体衬底，其上具有一主动区域及围绕所述主动区域的一沟槽绝缘区域；在所述半导体衬底中形成一栅极沟槽，穿过所述主动区域及所述沟槽绝缘区域，其中所述栅极沟槽显露出所述主动区域的一侧壁及所述沟槽绝缘区域的一侧壁，其中所述沟槽绝缘区...

【专利技术属性】
技术研发人员：吕佐文，吴劲苇，詹电针，林哲平，詹书俨，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71