多层印刷电路板制造技术

本发明专利技术公开一种多层印刷电路板。根据本发明专利技术的一个方面的多层印刷电路板包括：第一层叠体；第二层叠体，布置于第一层叠体上；接合绝缘层，用于使第一层叠体与第二层叠体相互接合；以及金属接合部，包含高熔点金属和熔融点低于所述高熔点金属的熔融点的低熔点金属，并形成于接合绝缘层以使第一层叠体与第二层叠体相互电连接。

Multilayer Printed Circuit Board

The invention discloses a multi-layer printed circuit board. According to one aspect of the present invention, a multi-layer printed circuit board comprises a first layer, a second layer, arranged on the first layer, a bonding insulating layer for joining the first layer and the second layer, and a metal bonding part comprising a high melting point metal and a low melting point metal with a melting point lower than that of the high melting point metal, and forming a bonding insulating layer. In order to make the first stack body and the second stack body electrically connect with each other.

【技术实现步骤摘要】
多层印刷电路板
本专利技术涉及一种多层印刷电路板。
技术介绍
通常，多层印刷电路板通过在芯基板上依次层叠多个层积(build-up)层而生产。将这种通过依次层叠层积层而生产多层印刷电路板的方法可称之为依序层叠工艺。在利用依序层叠工艺制造多层印刷电路板的情况下，如果层数增加，则层叠工序数也会增加。由于这样的层叠工序对早已层叠放置的部分也进行加热，所以可能会引起非必要而又无法预测的变形。这种变形越多，层间匹配越加困难。尤其，对于层叠数目相比于封装件用多层印刷电路板而较多的服务器或电子用多层印刷电路板而言，上述问题增多，从而导致收率下降。[现有技术文献][专利文献]韩国公开专利公报第10-2011-0066044号(2011.06.16)
技术实现思路
根据本专利技术的实施例，可提供一种制造收率得到提高的多层印刷电路板。并且，根据本专利技术的另一实施例，可提供一种导体图案层与层积柱体之间的结合力得到提高的多层印刷电路板。根据本专利技术的一实施例的多层印刷电路板包括：第一层叠体；第二层叠体，布置于所述第一层叠体上；接合绝缘层，用于使所述第一层叠体与所述第二层叠体相互接合；以及金属接合部，包含高熔点金属和熔融点低于所述高熔点金属的熔融点的低熔点金属，并形成于所述接合绝缘层以使所述第一层叠体与所述第二层叠体相互电连接。根据本专利技术的另一实施例的多层印刷电路板，即，由导体图案层、用于使相邻的所述导体图案层相互电绝缘的绝缘层、用于使相邻的所述导体图案层相互实现层间连接的层间连接部分别形成为多个层的多层印刷电路板中，多层的所述层间连接部中的任意一层为金属接合部，所述金属接合部包含高熔点金属和熔融点低于所述高熔点金属的熔融点的低熔点金属，多层的所述层间连接部中的其余层为贯通所述绝缘层的层积柱体。根据本专利技术的多层印刷电路板的制造收率能够得到提高。根据本专利技术的多层印刷电路板的导体图案层与层积柱体之间的结合力能够得到提高。附图说明图1为表示根据本专利技术的一个实施例的多层印刷电路板的图。图2为放大示出图1的A部分的图。图3为表示根据本专利技术的另一实施例的多层印刷电路板的图。图4至图14为依序表示根据本专利技术的一个实施例的多层印刷电路板的制造方法的图。符号说明1至10：第一导体图案层至第十导体图案层11至19：第一层积绝缘层至第九层积绝缘层21至29：第一层积柱体至第九层积柱体30：接合绝缘层40：金属接合部41：接合柱体41′：芯42：接合层51：第一层叠体52：第二层叠体R：槽部SR：阻焊剂层C：载体CF：超薄金属层S：支撑板1000、2000：多层印刷电路板具体实施方式本专利技术中使用的术语仅仅用于描述特定的实施例，并非试图限定本专利技术。除非在文章脉络中另有明确的含义，否则单数型表述包括复数型含义。应当理解在本专利技术中，“包括”或“具有”等术语用于指代说明书中记载的特征、数字、步骤、操作、构成要素、部件或者其组合的存在性，并非预先排除一个或者更多个其他特征或数字、步骤、操作、构成要素、部件或者其组合的可存在性或者可附加性。另外，在整个说明书中，“在……上”表示位于对象部分的上方或者下方，并非意指必须以重力方向为基准而位于上侧。并且，所谓的“结合”，在各个构成要素之间的接触关系中不仅表示各个构成要素之间以物理方式直接地接触的情形，而且还使用为涵盖如下情形的含义：其他构成要素夹设于各个构成要素之间，从而构成要素分别接触于该其他构成要素。附图中示出的各个构成要素的大小及厚度被任意表示以便于描述，本专利技术并非必须限定于图示情形。以下，参照附图详细说明根据本专利技术的印刷电路板的实施例，在参照附图而描述的过程中，对相同或者对应的构成要素赋予相同的附图标记，并省略与之相关的重复性说明。多层印刷电路板(一个实施例)图1为表示根据本专利技术的一个实施例的多层印刷电路板的图。图2为放大示出图1的A部分的图。参照图1，根据本专利技术的一个实施例的多层印刷电路板1000包括第一层叠体51、第二层叠体52、接合绝缘层30及金属接合部40。第一层叠体51和第二层叠体52分别包括：至少两个导体图案层；层积绝缘层，夹设于相邻的导体图案层之间；层积柱体(build-uppillar)，形成于层积绝缘层，以使相邻的导体图案层相互电连接。在根据本实施例的多层印刷电路板1000中，多个导体图案层1、2、3、4、5、6、7、8、9、10可根据位置而被区分为内部图案层和外部图案层。内部图案层形成于根据本实施例的多层印刷电路板1000的内部，外部图案层形成于根据本实施例的多层印刷电路板1000的最外廓。外部图案层可被称为最上层的导体图案层和最下层的导体图案层。另外，在根据本实施例的多层印刷电路板1000中，多个层积绝缘层11、12、13、14、15、16、17、18、19可根据位置而被区分为内部层积绝缘层和外部层积绝缘层。内部层积绝缘层形成于根据本实施例的多层印刷电路板1000的内部，外部层积绝缘层形成于根据本实施例的多层印刷电路板1000的最外廓。外部层积绝缘层可被称为最上层的层积绝缘层和最下层的层积绝缘层。而且，在根据本实施例的多层印刷电路板1000中，可根据位置将多个层积柱体21、22、23、24、25、26、27、28、29被区分为内部层积柱体和外部层积柱体。内部层积柱体形成于根据本实施例的多层印刷电路板1000的内部，外部层积柱体形成于根据本实施例的多层印刷电路板1000的最外廓。外部层积柱体可被称为最上层的层积柱体和最下层的层积柱体。以下，在需要对多个导体图案层1、2、3、4、5、6、7、8、9、10加以区分的情况下，为了便于说明，以图1为基准，沿着从上部朝向下部的方向，将各个导体图案层称为第一导体图案层至第十导体图案层1、2、3、4、5、6、7、8、9、10。即，将最上层的导体图案层称为第一导体图案层1，并将最下层的导体图案层称为第十导体图案层10。布置于第一导体图案层1与第十导体图案层10之间的第二导体图案层至第九导体图案层2、3、4、5、6、7、8、9相当于如上所述的内部图案层。基于相同的标准，沿着图1中从上部朝向下部的方向，将多个层积绝缘层11、12、13、14、15、16、17、18、19分别称为第一层积绝缘层至第九层积绝缘层11、12、13、14、15、16、17、18、19，并且，沿着图1中从上部朝向下部的方向，将多个层积柱体21、22、23、24、25、26、27、28、29分别称为第一层积柱体至第九层积柱体21、22、23、24、25、26、27、28、29。然而，在无需对第一导体图案层至第十导体图案层1、2、3、4、5、6、7、8、9、10之间加以区分的情况下，将它们统称为导体图案层，并且在无需对第一层积绝缘层至第九层积绝缘层11、12、13、14、15、16、17、18、19之间加以区分的情况下，将它们统称为层积绝缘层，而且在无需对第一层积柱体至第九层积柱体21、22、23、24、25、26、27、28、29之间加以区分的情况下，将它们统称为层积柱体。导体图案层1、2、3、4、5、6、7、8、9、10分别形成于各个层积绝缘层11、12、13、14、15、16、17、18、19。导体图案层1、2、3、4、5、6、7、8、9、10包括过孔焊盘(viapad)、信号图案、功率本文档来自技高网...

【技术保护点】
1.一种多层印刷电路板，其中，包括：第一层叠体；第二层叠体，布置于所述第一层叠体上；接合绝缘层，用于使所述第一层叠体与所述第二层叠体相互接合；以及金属接合部，包含高熔点金属和熔融点低于所述高熔点金属的熔融点的低熔点金属，并形成于所述接合绝缘层以使所述第一层叠体与所述第二层叠体相互电连接。

【技术特征摘要】
2017.07.03 KR 10-2017-00843971.一种多层印刷电路板，其中，包括：第一层叠体；第二层叠体，布置于所述第一层叠体上；接合绝缘层，用于使所述第一层叠体与所述第二层叠体相互接合；以及金属接合部，包含高熔点金属和熔融点低于所述高熔点金属的熔融点的低熔点金属，并形成于所述接合绝缘层以使所述第一层叠体与所述第二层叠体相互电连接。2.如权利要求1所述的多层印刷电路板，其中，所述金属接合部包括：接合柱体，由所述高熔点金属形成；以及接合层，由所述低熔点金属形成，并形成于所述接合柱体上。3.如权利要求1所述的多层印刷电路板，其中，所述金属接合部包括：芯，由所述高熔点金属形成；以及接合层，由所述低熔点金属形成，并包围所述芯。4.如权利要求1所述的多层印刷电路板，其中，所述低熔点金属包含锡。5.如权利要求1所述的多层印刷电路板，其中，所述第一层叠体和所述第二层叠体分别包括：至少两个导体图案层；层积绝缘层，夹设于相邻的所述导体图案层之间；以及层积柱体，形成于所述层积绝缘层，以使相邻的所述导体图案层相互电连接。6.如权利要求5所述的多层印刷电路板，其中，所述导体图案层、所述层积柱体及所述高熔点金属分别包含铜。7.如权利要求4所述的多层印刷电路板，其中，布置于所述多层印刷电路板的最上层和最下层的所述导体图案层分别埋设于被布置在所述多层印刷电路板的最上层和最下层的各个所述层积绝缘层，最上层的所述导体图案层和最下层的所述导体图案层各自的一个表面在最上层的所述层积绝缘层和最下层的所述层积绝缘层各自的一个表面暴露。8.如权利要求7所述的多层印刷电路板，其中，在最上层的所述导体图案层和最下层的所述导体图案层各自的一个表面形成有槽部。9.如权利要求7所述的多层印刷电路板，其中，还包括：阻焊剂层，分别形成于最上层的...

【专利技术属性】
技术研发人员：闵太泓，姜明杉，朴庸镇，
申请(专利权)人：三星电机株式会社，
类型：发明
国别省市：韩国,KR