测试接口板组件及其制造方法技术

本发明专利技术公开一种测试接口板组件及其制造方法。测试接口板组件包括一介电层、一第一线路层、一扩增层、一导电结构及一第二线路层。介电层具有一第一表面及一相对于第一表面的第二表面。第一线路层嵌设于介电层之中，第一线路层具有一裸露表面，第一线路层的裸露表面低于或齐平于介电层的第一表面。扩增层设置于介电层的第二表面。导电结构设置于介电层与扩增层之间，且导电结构电性连接于第一线路层。第二线路层通过导电结构而电性连接于第一线路层。借此，本发明专利技术达到了提升可靠度及电连接品质的效果。

Test Interface Board Component and Its Manufacturing Method

The invention discloses a test interface board assembly and a manufacturing method thereof. The test interface board assembly includes a dielectric layer, a first circuit layer, an expansion layer, a conductive structure and a second circuit layer. The dielectric layer has a first surface and a second surface relative to the first surface. The first circuit layer is embedded in the dielectric layer. The first circuit layer has an exposed surface, and the exposed surface of the first circuit layer is below or even to the first surface of the dielectric layer. The amplification layer is arranged on the second surface of the dielectric layer. The conductive structure is arranged between the dielectric layer and the amplification layer, and the conductive structure is electrically connected to the first line layer. The second circuit layer is electrically connected to the first circuit layer through a conductive structure. With this, the invention achieves the effect of improving reliability and electrical connection quality.

【技术实现步骤摘要】
测试接口板组件及其制造方法
本专利技术涉及一种测试接口板组件及其制造方法，特别是涉及一种应用于集成电路集成电路上的测试接口板组件以及测试接口板组件的制造方法。
技术介绍
首先，现有技术制作芯片测试用的转接接口板的方式都是采用扇入(Fan-in)/扇出(Fan-out)同时制作，或者是以扇入(Fan-in)的方式进行制作。例如，台湾专利公告第M455979号，名称为“微小间距测试载板结构”的专利中，是采用扇入/扇出同时制作，或者是以扇入的方式进行制作，而形成一测试接口板结构。然而，由于测试接口板结构是以多层叠合的方式而形成，每一层结构的制作过程中多少有些误差，因此，在形成至最顶层的接触垫(用于与探针或芯片接脚相接的导电体)时，其误差最大。借此，通过此种制作方式所形成的测试接口板结构，较不易于实现微小间距(FinePitch)或超微间距(Ultra-FinePitch)的结构。再者，通过扇入制程所形成的细线路(FineLine)，也容易遇到可靠度的问题，也就是说，可能因细线路的线宽较窄，而导致细线路与介电层的结合效果不彰。
技术实现思路
本专利技术所要解决的技术问题在于，针对现有技术的不足提供一种能提高细线路可靠度且提升电连接性品质的测试接口板组件及其制造方法。为了解决上述的技术问题，本专利技术所采用的其中一技术方案是，提供一种测试接口板组件的制造方法，其包括：提供一基底，所述基底具有一表面；形成一第一线路层于所述基底的所述表面上；形成一介电层以覆盖所述第一线路层与所述基底的所述表面；形成一第一导电结构以电性连接于所述第一线路层；形成一扩增层以覆盖所述介电层与所述第一导电结构，使得所述第一导电结构位于所述介电层与所述扩增层之间；形成一第二导电结构以电性连接于所述第一导电结构；形成一防焊层于所述扩增层上，且所述防焊层覆盖所述第二导电结构；形成一第二线路层于所述防焊层上，且所述第二线路层电性连接于所述第二导电结构；以及移除其中一部分的所述基底，以裸露所述第一线路层的一裸露表面。更进一步地，在形成所述第一导电结构的步骤中包括：形成一第一导电部于所述介电层之中，且所述第一导电结构的所述第一导电部电性连接于所述第一线路层；以及形成一第二导电部于所述介电层上，且所述第一导电结构的所述第二导电部电性连接于所述第一导电结构的所述第一导电部。更进一步地，在形成所述第二导电结构的步骤中包括：形成一第一导电部于所述扩增层之中，且所述第二导电结构的所述第一导电部电性连接于所述第一导电结构的所述第二导电部；以及形成一第二导电部于所述扩增层上，且所述第二导电结构的所述第二导电部电性连接于所述第二导电结构的所述第一导电部。更进一步地，在移除其中一部分的所述基底的步骤后，还进一步包括：设置一芯片单元以电性连接于所述第一线路层的所述裸露表面，且所述芯片单元位于另外一部分的所述基底所围绕的一容置空间中；以及设置一封装单元于另外一部分的所述基底上，以封闭所述容置空间。本专利技术所采用的另外一技术方案是，提供一种测试接口板组件的制造方法，其包括：提供一基底，所述基底具有一表面；形成一第一线路层于所述基底的所述表面上；形成一介电层以覆盖所述第一线路层与所述基底的所述表面；形成一电性连接于所述第一线路层的导电结构以及一位于所述介电层与所述导电结构之间的扩增层；形成一第二线路层于所述扩增层上，且所述第二线路层通过所述导电结构而电性连接于所述第一线路层；以及移除其中一部分的所述基底，以裸露所述第一线路层的一裸露表面。更进一步地，在形成所述导电结构以及所述扩增层的步骤中，还进一步包括：形成一防焊层于所述扩增层上。本专利技术所采用的再一技术方案是，提供一种测试接口板组件，其包括一介电层、一第一线路层、一第一导电结构、一扩增层、一第二导电结构以及一第二线路层。所述介电层具有一第一表面以及一相对于所述第一表面的第二表面。所述第一线路层嵌设于所述介电层之中，其中，所述第一线路层具有一裸露表面，所述第一线路层的所述裸露表面低于或齐平于所述介电层的所述第一表面。所述第一导电结构电性连接于所述第一线路层。所述扩增层设置于所述介电层的所述第二表面。所述第二导电结构电性连接于所述第一导电结构。所述第二线路层通过所述第二导电结构以及所述第一导电结构而电性连接于所述第一线路层。更进一步地，所述第一导电结构包括一设置于所述介电层之中且电性连接于所述第一线路层的第一导电部以及一设置于所述介电层上且电性连接于所述第一导电结构的所述第一导电部的第二导电部。更进一步地，所述第二导电结构包括一设置于所述扩增层之中且电性连接于所述第一导电结构的所述第二导电部的第一导电部以及一设置于所述扩增层上且电性连接于所述第二导电结构的所述第一导电部的第二导电部。更进一步地，所述测试接口板组件还进一步包括：一基底，所述基底设置于所述介电层的所述第一表面上，且裸露所述第一线路层的所述裸露表面。更进一步地，所述基底能围绕出一容置空间，一芯片单元设置于所述容置空间中且一封装单元封闭所述容置空间，其中，所述芯片单元电性连接于所述第一线路层的所述裸露表面，以形成一封装组件。更进一步地，所述测试接口板组件还进一步包括：一防焊层，所述防焊层设置于所述扩增层上，且所述第二线路层设置于所述防焊层上。本专利技术所采用的又一技术方案是，提供一种测试接口板组件，其包括一介电层、一第一线路层、一扩增层、一导电结构以及一第二线路层。所述介电层具有一第一表面以及一相对于所述第一表面的第二表面。所述第一线路层嵌设于所述介电层之中，其中，所述第一线路层具有一裸露表面，所述第一线路层的所述裸露表面低于或齐平于所述介电层的所述第一表面。所述扩增层设置于所述介电层的所述第二表面。所述导电结构设置于所述介电层与所述扩增层之间，且所述导电结构电性连接于所述第一线路层。所述第二线路层通过所述导电结构而电性连接于所述第一线路层。更进一步地，所述测试接口板组件还进一步包括：一基底，所述基底设置于所述介电层的所述第一表面上，且裸露所述第一线路层的所述裸露表面。本专利技术的其中一有益效果在于，本专利技术实施例所提供的测试接口板组件及其制造方法，其能利用“所述第一线路层嵌设于所述介电层之中”的技术方案，以提高第一线路层的可靠度。同时，本专利技术也能利用先“形成一第一线路层于所述基底的所述表面上”之后，再“移除其中一部分的所述基底，以裸露所述第一线路层的一裸露表面”的技术方案，而能提升电连接性品质以及提升微小间距的精确性。为使能更进一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本专利技术的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本专利技术加以限制。附图说明图1为本专利技术第一实施例的测试接口板组件的侧视剖面示意图。图2为本专利技术第一实施例的测试接口板组件的使用状态示意图。图3为本专利技术第二实施例的测试接口板组件所形成的封装组件。图4A为本专利技术第三实施例的测试接口板组件的制造方法的其中一流程示意图。图4B为步骤S108中的流程示意图。图4C为步骤S112中的流程示意图。图5为本专利技术第三实施例的测试接口板组件的制造过程的步骤S102的示意图。图6为本专利技术第三实施例的测试接口板组件的制造过程的步骤S104的示意图。图7为本专利技术第三实施例的测试接口板组件的制造过程的步骤S106的示意图本文档来自技高网...

【技术保护点】
1.一种测试接口板组件的制造方法，其特征在于，所述测试接口板组件的制造方法包括：提供一基底，所述基底具有一表面；形成一第一线路层于所述基底的所述表面上；形成一介电层以覆盖所述第一线路层与所述基底的所述表面；形成一第一导电结构以电性连接于所述第一线路层；形成一扩增层以覆盖所述介电层与所述第一导电结构，使得所述第一导电结构位于所述介电层与所述扩增层之间；形成一第二导电结构以电性连接于所述第一导电结构；形成一防焊层于所述扩增层上，且所述防焊层覆盖所述第二导电结构；形成一第二线路层于所述防焊层上，且所述第二线路层电性连接于所述第二导电结构；以及移除其中一部分的所述基底，以裸露所述第一线路层的一裸露表面。

【技术特征摘要】
2017.06.28 TW 1061215851.一种测试接口板组件的制造方法，其特征在于，所述测试接口板组件的制造方法包括：提供一基底，所述基底具有一表面；形成一第一线路层于所述基底的所述表面上；形成一介电层以覆盖所述第一线路层与所述基底的所述表面；形成一第一导电结构以电性连接于所述第一线路层；形成一扩增层以覆盖所述介电层与所述第一导电结构，使得所述第一导电结构位于所述介电层与所述扩增层之间；形成一第二导电结构以电性连接于所述第一导电结构；形成一防焊层于所述扩增层上，且所述防焊层覆盖所述第二导电结构；形成一第二线路层于所述防焊层上，且所述第二线路层电性连接于所述第二导电结构；以及移除其中一部分的所述基底，以裸露所述第一线路层的一裸露表面。2.根据权利要求1所述的测试接口板组件的制造方法，其特征在于，在形成所述第一导电结构的步骤中包括：形成一第一导电部于所述介电层之中，且所述第一导电结构的所述第一导电部电性连接于所述第一线路层；以及形成一第二导电部于所述介电层上，且所述第一导电结构的所述第二导电部电性连接于所述第一导电结构的所述第一导电部。3.根据权利要求2所述的测试接口板组件的制造方法，其特征在于，在形成所述第二导电结构的步骤中包括：形成一第一导电部于所述扩增层之中，且所述第二导电结构的所述第一导电部电性连接于所述第一导电结构的所述第二导电部；以及形成一第二导电部于所述扩增层上，且所述第二导电结构的所述第二导电部电性连接于所述第二导电结构的所述第一导电部。4.根据权利要求1所述的测试接口板组件的制造方法，其特征在于，在移除其中一部分的所述基底的步骤后，还进一步包括：设置一芯片单元以电性连接于所述第一线路层的所述裸露表面，且所述芯片单元位于另外一部分的所述基底所围绕的一容置空间中；以及设置一封装单元于另外一部分的所述基底上，以封闭所述容置空间。5.一种测试接口板组件的制造方法，其特征在于，所述测试接口板组件的制造方法包括：提供一基底，所述基底具有一表面；形成一第一线路层于所述基底的所述表面上；形成一介电层以覆盖所述第一线路层与所述基底的所述表面；形成一电性连接于所述第一线路层的导电结构以及一位于所述介电层与所述导电结构之间的扩增层；形成一第二线路层于所述扩增层上，且所述第二线路层通过所述导电结构而电性连接于所述第一线路层；以及移除其中一部分的所述基底，以裸露所述第一线路层的一裸露表面。6.根据权利要求5所述的测试接口板组件的制造方法，其特征在于，在形成所述导电结构以及所述扩增层的步骤中，还进一步包括：形成一防焊层于所述扩增层上。7.一种测试接口...

【专利技术属性】
技术研发人员：李文聪，谢开杰，
申请(专利权)人：中华精测科技股份有限公司，
类型：发明
国别省市：中国台湾,71