半导体装置制造方法及图纸

一种半导体装置包括：鳍型图案，位于衬底上；第一栅极结构，位于所述鳍型图案上且包括第一栅极间隔件及沿所述第一栅极间隔件的侧壁延伸的第一栅极绝缘层；第二栅极结构，位于所述鳍型图案上且包括第二栅极间隔件及沿所述第二栅极间隔件的侧壁延伸的第二栅极绝缘层；一对虚设间隔件，位于所述第一栅极结构与所述第二栅极结构之间；分离沟槽，位于所述一对虚设间隔件之间且具有由所述一对虚设间隔件及所述鳍型图案界定的侧壁；装置隔离层，位于所述分离沟槽的一部分中；以及连接导电图案，位于所述装置隔离层上且位于所述分离沟槽中并接触所述一对虚设间隔件。

【技术实现步骤摘要】
半导体装置相关申请的交叉参考本申请主张在2017年6月20号在韩国知识产权局提出申请的韩国专利申请第10-2017-0077667号的优先权，所述韩国专利申请的公开内容全文并入本申请供参考。
技术介绍
本专利技术概念的各种示例性实施例涉及半导体装置及其制造方法。为了增大半导体装置的集成性，已提议使用多栅极(multi-gate)晶体管，所述多栅极晶体管各自包括位于衬底上的鳍型多沟道有源图案(或硅主体)以及位于所述多沟道有源图案上的栅极。由于多栅极晶体管利用三维沟道，因此可对所述多栅极晶体管进行比例缩放。此外，可在不增加多栅极晶体管的栅极长度的情况下提高电流控制能力。另外，可有效减小或抑制其中沟道区的电势受漏极电压的影响的短沟道效应(shortchanneleffect，SCE)。
技术实现思路
根据本专利技术概念的一些示例性实施例，一种半导体装置可包括：鳍型图案，位于衬底上；第一栅极结构，位于所述鳍型图案上，所述第一栅极结构包括第一栅极间隔件及沿所述第一栅极间隔件的侧壁延伸的第一栅极绝缘层；以及第二栅极结构，位于所述鳍型图案上。所述第二栅极结构可与所述第一栅极结构间隔开且包括第二栅极间隔件及沿所述第二栅极间隔件的侧壁延伸的第二栅极绝缘层。所述半导体装置还可包括：一对虚设间隔件，位于所述第一栅极结构与所述第二栅极结构之间；分离沟槽，位于所述一对虚设间隔件之间，所述分离沟槽具有由所述一对虚设间隔件及所述鳍型图案界定的侧壁；装置隔离层，位于所述分离沟槽的一部分中；以及连接导电图案，位于所述装置隔离层上且位于所述分离沟槽中，所述连接导电图案接触所述一对虚设间隔件。根据本专利技术概念的一些示例性实施例，一种半导体装置可包括：鳍型图案，位于衬底上；第一栅极结构，位于所述鳍型图案上，所述第一栅极结构包括第一栅极间隔件以及第一栅极电极，所述第一栅极间隔件界定第一栅极沟槽，且所述第一栅极电极填充所述第一栅极沟槽的至少一部分；第二栅极结构，位于所述鳍型图案上，所述第二栅极结构包括第二栅极间隔件以及第二栅极电极，所述第二栅极间隔件界定第二栅极沟槽，且所述第二栅极电极填充所述第二栅极沟槽的至少一部分；虚设间隔件，位于所述第一栅极结构与所述第二栅极结构之间；分离沟槽，位于所述虚设间隔件之间，所述分离沟槽具有由所述虚设间隔件及所述鳍型图案界定的侧壁；装置隔离层，位于所述分离沟槽的一部分中；以及连接导电图案，位于所述装置隔离层上且位于所述分离沟槽中，所述连接导电图案的宽度大于所述第一栅极电极及所述第二栅极电极中的每一者的宽度。根据本专利技术概念的一些示例性实施例，一种半导体装置可包括：鳍型图案，位于衬底上；第一栅极结构，位于所述鳍型图案上，所述第一栅极结构包括第一栅极间隔件以及第一栅极绝缘层，所述第一栅极间隔件界定第一栅极沟槽，且所述第一栅极绝缘层沿所述第一栅极沟槽的内表面延伸；第二栅极结构，位于所述鳍型图案上，所述第二栅极结构包括第二栅极间隔件以及第二栅极绝缘层，所述第二栅极间隔件界定第二栅极沟槽，且所述第二栅极绝缘层沿所述第二栅极沟槽的内表面延伸；虚设间隔件，位于所述第一栅极结构与所述第二栅极结构之间；分离沟槽，位于所述虚设间隔件之间，所述分离沟槽具有由所述虚设间隔件及所述鳍型图案界定的侧壁；装置隔离层，位于所述分离沟槽的一部分中，所述装置隔离层的上表面相对于所述衬底的上表面高于所述鳍型图案的上表面；以及连接导电图案，位于所述装置隔离层上且位于所述分离沟槽中。所述第一栅极绝缘层及所述第二栅极绝缘层包含高介电常数介电材料，且包含所述高介电常数介电材料的绝缘层不形成在所述连接导电图案与所述装置隔离层之间。根据本专利技术概念的一些示例性实施例，一种制造半导体装置的方法可包括：在鳍型图案上形成层间绝缘层，所述层间绝缘层包括间隔开的第一沟槽及第二沟槽，所述第一沟槽由栅极间隔件界定，所述第二沟槽由虚设间隔件界定；形成包括第一部分及第二部分的前高介电常数介电绝缘层，所述第一部分沿所述第一沟槽的内表面延伸，且所述第二部分沿所述第二沟槽的内表面延伸；移除所述前高介电常数介电绝缘层的所述第二部分以及所述鳍型图案的一部分，以形成由所述虚设间隔件及所述鳍型图案界定的分离沟槽；在所述分离沟槽的一部分中形成装置隔离层；以及在所述装置隔离层上形成连接导电图案以填充所述分离沟槽。附图说明图1是示出根据一些示例性实施例的半导体装置的平面图。图2A及图2B是沿图1所示的线A-A截取的示出根据一些示例性实施例的半导体装置的剖视图。图3是沿图1所示的线B-B截取的示出根据一些示例性实施例的半导体装置的剖视图。图4是沿图1所示的线C-C截取的示出根据一些示例性实施例的半导体装置的剖视图。图5、图6、图7、图8、图9、图10以及图11分别示出根据一些示例性实施例的半导体装置。图12是示出根据一些示例性实施例的半导体装置的平面图。图13到图21示出根据一些示例性实施例的制造半导体装置的方法。图22到图26示出根据一些示例性实施例的制造半导体装置的方法。图27及图28示出根据一些示例性实施例的制造半导体装置的方法。[符号的说明]50：掩模图案55：开口60：半导体顶盖层100：衬底105：场绝缘层110：第一鳍型图案115：第一栅极结构120：第一栅极电极120d：第一虚设栅极电极120p：第一前栅极电极121：第一导电衬层121p：第一前下部导电衬层123：第一填充导电层124：第一下部导电衬层125：第一上部导电衬层130：第一栅极绝缘层130d：第一虚设栅极绝缘层130p：前高介电常数介电绝缘层130pa：前高介电常数介电绝缘层的第一部分130pb：前高介电常数介电绝缘层的第二部分130pc：前高介电常数介电绝缘层的第三部分131：第一界面层140：第一栅极间隔件140t：第一栅极沟槽150：第一外延图案150_1：第一-第一外延图案155：第一顶盖图案160：装置隔离层160d：前装置隔离层160pt：前分离沟槽160t：分离沟槽160ta：分离沟槽的下部部分160tb：分离沟槽的上部部分161：绝缘衬里162：填充绝缘层165：第三顶盖图案170：连接导电图案170d：第三虚设栅极电极170p：第二前栅极电极171：第三导电衬层171p：第二前下部导电衬层173：第三填充导电层173p：第二前上部导电层175d：第三虚设栅极绝缘层180：虚设间隔件190：下部层间绝缘层191：第一接触件192：第二接触件195：上部层间绝缘层210：第二鳍型图案215：第二栅极结构220：第二栅极电极220d：第二虚设栅极电极221：第二导电衬层223：第二填充导电层224：第二下部导电衬层225：第二上部导电衬层230：第二栅极绝缘层230d：第二虚设栅极绝缘层231：第二界面层240：第二栅极间隔件240t：第二栅极沟槽250：第二外延图案255：第二顶盖图案310：第三鳍型图案315：第三栅极结构320：第三栅极电极330：第三栅极绝缘层350：第三外延图案A-A、B-B、C-C：线h1、h21：高度h22、h23：深度/高度W1、W2、W3、W4：宽度X：第一方向Y：第二方向具体实施方式以下将参照附图更充分地阐述各种示例性实施例。尽管关于根据示例性实施例的半导体装置的附图示出了包括鳍型图本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，包括：鳍型图案，位于衬底上；第一栅极结构，位于所述鳍型图案上，所述第一栅极结构包括第一栅极间隔件及沿所述第一栅极间隔件的侧壁延伸的第一栅极绝缘层；第二栅极结构，位于所述鳍型图案上，所述第二栅极结构与所述第一栅极结构间隔开，且包括第二栅极间隔件及沿所述第二栅极间隔件的侧壁延伸的第二栅极绝缘层；一对虚设间隔件，位于所述第一栅极结构与所述第二栅极结构之间；分离沟槽，位于所述一对虚设间隔件之间，所述分离沟槽具有由所述一对虚设间隔件及所述鳍型图案界定的侧壁；装置隔离层，位于所述分离沟槽的一部分中；以及连接导电图案，位于所述装置隔离层上且位于所述分离沟槽中，所述连接导电图案接触所述一对虚设间隔件。

【技术特征摘要】
2017.06.20 KR 10-2017-00776671.一种半导体装置，其特征在于，包括：鳍型图案，位于衬底上；第一栅极结构，位于所述鳍型图案上，所述第一栅极结构包括第一栅极间隔件及沿所述第一栅极间隔件的侧壁延伸的第一栅极绝缘层；第二栅极结构，位于所述鳍型图案上，所述第二栅极结构与所述第一栅极结构间隔开，且包括第二栅极间隔件及沿所述第二栅极间隔件的侧壁延伸的第二栅极绝缘层；一对虚设间隔件，位于所述第一栅极结构与所述第二栅极结构之间；分离沟槽，位于所述一对虚设间隔件之间，所述分离沟槽具有由所述一对虚设间隔件及所述鳍型图案界定的侧壁；装置隔离层，位于所述分离沟槽的一部分中；以及连接导电图案，位于所述装置隔离层上且位于所述分离沟槽中，所述连接导电图案接触所述一对虚设间隔件。2.根据权利要求1所述的半导体装置，其特征在于，其中所述第一栅极绝缘层及所述第二栅极绝缘层包含高介电常数介电材料；以及包含所述高介电常数介电材料的绝缘层不形成在所述连接导电图案与所述一对虚设间隔件之间。3.根据权利要求1所述的半导体装置，其特征在于，其中所述装置隔离层突出在所述鳍型图案的上表面之上。4.根据权利要求1所述的半导体装置，其特征在于，其中所述分离沟槽包括上部部分及下部部分，且所述装置隔离层填充所述分离沟槽的所述下部部分。5.根据权利要求4所述的半导体装置，其特征在于，其中所述装置隔离层包括：绝缘衬里，沿所述分离沟槽的所述下部部分的内表面延伸；以及填充绝缘层，位于所述绝缘衬里上。6.根据权利要求1所述的半导体装置，其特征在于，其中所述第一栅极结构还包括位于所述第一栅极绝缘层上的第一栅极电极；且所述第一栅极电极的宽度不同于所述连接导电图案的宽度。7.根据权利要求1所述的半导体装置，其特征在于，其中从所述鳍型图案的上表面到所述第一栅极间隔件中的一者的上表面的高度等于从所述鳍型图案的所述上表面到所述一对虚设间隔件中的一者的上表面的高度。8.根据权利要求1所述的半导体装置，其特征在于，其中从所述分离沟槽的底表面到所述鳍型图案的上表面的高度小于所述鳍型图案的高度。9.根据权利要求1所述的半导体装置，其特征在于，其中所述第一栅极结构还包括栅极电极及位于所述栅极电极上的顶盖图案，且所述顶盖图案的上表面与所述第一栅极间隔件中的一者的上表面共面。10.一种半导体装置，其特征在于，包括：鳍型图案，位于衬底上；第一栅极结构，位于所述鳍型图案上，所述第一栅极结构包括第一栅极间隔件以及第一栅极电极，所述第一栅极间隔件界定第一栅极沟槽，且所述第一栅极电极填充所述第一栅极沟槽的至少一部分；第二栅极结构，位于所述鳍型图案上，所述第二栅极结构包括第二栅极间隔件以及第二栅极电极，所述第二栅极间隔件界定第二栅极沟槽，且所述第二栅极电极填充所述第二栅极沟槽的至少一部分；虚设间隔件，位于所述第一栅极结构与所述第二栅极结构之间；分离沟槽，位于所述虚设间隔件之间，所述分离沟槽具有由所述虚设间隔件及所述鳍型图案界定的侧壁；装置隔离层，位于所述分离沟槽的一部分中；以及连接导电图案，位于所述装置隔离层上且位于所述分离沟槽中，所述连接导电图案的宽度大于所述第一栅极电极及所述第二栅极电极中的每一者的宽度。11.根据权利要求10所述的半导体装置，其特征在于，其中所述第一栅极结构还包括第一栅极绝缘层，所述第一栅极绝缘层位于所述第一栅极电极与所述鳍型图案之间，且沿所述第一栅极沟槽的内表面延伸；且所述连接导电图案接触所述虚设间隔件及所述装置...

【专利技术属性】
技术研发人员：金柱然，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR