半导体器件制造技术

公开了一种半导体器件，其包括第一导线、与第一导线交叉的第二导线以及在第一导线和第二导线之间的交叉点处的存储单元。每个存储单元包括磁隧道结图案、与磁隧道结图案串联连接的双向开关图案以及在磁隧道结图案和双向开关图案之间的导电图案。

【技术实现步骤摘要】
半导体器件
本专利技术构思涉及半导体器件。
技术介绍
半导体器件包括存储器件和逻辑器件。用于存储数据的存储器件可以被分类为易失性存储器件和非易失性存储器件。诸如DRAM(动态随机存取存储器)和SRAM(静态随机存取存储器)的易失性存储器件在其电源供应中断时会丢失储存的数据。诸如PROM(可编程ROM)、EPROM(可擦除PROM)、EEPROM(电EPROM)和快闪存储器件的非易失性存储器件即使在其电源供应被禁止时也不会丢失储存的数据。最近已经开发了磁存储器件以满足半导体存储器件的高性能和低功耗的趋势。由于磁存储器件以高速运行且具有非易失性特性，因此作为下一代半导体存储器件已引起相当的关注。
技术实现思路
本专利技术构思的一些实施例提供了一种具有增强特性的磁隧道结图案和改进的集成度的半导体器件。本专利技术构思的目的不限于上述的一个。根据本专利技术构思的示例性实施例，一种半导体器件可以包括：多个第一导线；与多个第一导线交叉的多个第二导线；以及在多个第一导线和多个第二导线之间的交叉点处的多个存储单元。多个存储单元中的每个可以包括：磁隧道结图案；与磁隧道结图案串联连接的双向开关图案；以及在磁隧道结图案和双向开关图案之间的导电图案。根据本专利技术构思的示例性实施例，一种半导体器件可以包括：在衬底上的第一导线；在第一导线上并且与第一导线交叉的第二导线；磁隧道结图案和双向开关图案，其串联联接在第一导线和第二导线之间；以及在磁隧道结图案和双向开关图案之间的导电图案。双向开关图案包括硫属元素。附图说明通过参考附图详细描述本专利技术构思的示例性实施例，本专利技术构思的这些和其他特征将变得更加明显，其中：图1示出了显示根据本专利技术构思的示例性实施例的半导体器件的存储单元阵列的示意图；图2示出了显示根据本专利技术构思的示例性实施例的半导体器件的存储单元阵列的简化透视图；图3示出了显示根据本专利技术构思的示例性实施例的半导体器件的存储单元阵列的平面图；图4示出了沿着图3的线I-I'和II-II'截取的剖视图；图5A和图5B示出了显示根据本专利技术构思的示例性实施例的磁隧道结图案的示例的剖视图；图6示出了沿着图3的线I-I'和II-II'截取的剖视图，显示根据本专利技术构思的示例性实施例的半导体器件的存储单元阵列；图7示出了沿着图3的线I-I'和II-II'截取的剖视图，显示根据本专利技术构思的示例性实施例的半导体器件的存储单元阵列；图8示出了沿着图3的线I-I'和II-II'截取的剖视图，显示根据本专利技术构思的示例性实施例的半导体器件的存储单元阵列；图9示出了沿着图3的线I-I'和II-II'截取的剖视图，显示根据本专利技术构思的示例性实施例的半导体器件的存储单元阵列；图10示出了沿着图3的线I-I'和II-II'截取的剖视图，显示根据本专利技术构思的示例性实施例的半导体器件的存储单元阵列；图11示出了沿着图3的线I-I'和II-II'截取的剖视图，显示根据本专利技术构思的示例性实施例的半导体器件的存储单元阵列；图12示出了沿着图3的线I-I'和II-II'截取的剖视图，显示根据本专利技术构思的示例性实施例的半导体器件的存储单元阵列；图13示出了显示根据本专利技术构思的示例性实施例的半导体器件的平面图；图14示出了沿着图13的线I-I'截取的剖视图；图15示出了显示在根据本专利技术构思的示例性实施例的半导体器件内的布置的简化剖视图；图16至图18示出了显示图15的第一存储器部分上的存储单元阵列的电路图；图19示出了显示图15的第二存储器部分上的存储单元阵列的电路图；图20示出了显示图15的第二存储器部分上的单位存储单元的电路图；图21A示出了显示在根据本专利技术构思的示例性实施例的半导体器件内的布置的简化剖视图；图21B示出了显示在图21A的半导体器件内的布置的简化平面图；图22A示出了显示在根据本专利技术构思的示例性实施例的半导体器件内的布置的简化剖视图；图22B示出了显示在图22A的半导体装置内的布置的简化平面图；图23示出了显示根据本专利技术构思的示例性实施例的半导体器件的单元阵列的平面图；图24示出了沿着图23的线I-I'和II-II'截取的剖视图；图25示出了显示根据本专利技术构思的示例性实施例的半导体器件的平面图；图26示出了沿着图25的线III-III'和IV-IV'截取的剖视图；和图27示出了显示根据本专利技术构思的示例性实施例的半导体器件的单元阵列的剖视图。具体实施方式以下将参考附图详细描述专利技术构思的示例性实施例。然而，本专利技术构思可以以不同形式来体现，并且不应该被解释为限于在此阐述的实施例。在附图中，为了清楚起见，层和区域的厚度可能被夸大。贯穿说明书和附图，相似的附图标记可以指代相似的元件。图1示出了显示根据本专利技术构思的示例性实施例的半导体器件的存储单元阵列的示意图。参考图1，半导体器件可以包括顺序堆叠在衬底100上的多个存储单元叠层MCA。每个存储单元叠层MCA可以包括二维地布置的多个存储单元。半导体器件可以包括位于存储单元叠层MCA之间的多条导线，并可以配置存储单元以执行写入、读取和/或擦除操作。虽然图1显示了五个存储单元叠层MCA，但本专利技术构思的示范性实施例不限于此。图2示出了显示根据本专利技术构思的示例性实施例的半导体器件的存储单元阵列的简化透视图。图2显示包括彼此相邻的两个存储单元叠层MCA1和MCA2的示例，但是本专利技术构思不限于此。参考图2，半导体器件可以包括在第一方向D1上延伸的第一导线CL1、在与第一方向D1交叉的第二方向D2上延伸的第二导线CL2以及在第一方向D1上延伸的第三导线CL3。例如，第一导线CL1、第二导线CL2和第三导线CL3可以沿着垂直于第一方向D1和第二方向D2的第三方向D3顺序地设置。第一存储单元叠层MCA1可以设置在第一导线CL1和第二导线CL2之间，第二存储单元叠层MCA2可以设置在第二导线CL2和第三导线CL3之间。第一存储单元叠层MCA1可以包括第一存储单元MC1，第一存储单元MC1对应地设置在第一导线CL1和第二导线CL2之间的交叉点处。第一存储单元MC1可以以行列方式二维地排列。第二存储单元叠层MCA2可以包括对应地设置在第二导线CL2和第三导线CL3之间的交叉点处的第二存储单元MC2。第二存储单元MC2可以以行列方式二维地布置。第一存储单元MC1和第二存储单元MC2中的每一个可以包括可变电阻元件VR和选择元件SE。可变电阻元件VR和选择元件SE可以串联联接在它们的对应导线CL1、CL2和CL3中的一对导线之间。例如，包含在每个第一存储单元MC1中的可变电阻元件VR和选择元件SE可以串联联接在一对对应的第一导线CL1和对应的第二导线CL2之间，并且包含在每个第二存储单元MC2中的可变电阻元件VR和选择元件SE可以串联联接在对应的第二导线CL2和对应的第三导线CL3之间。图2示出了选择元件SE设置在可变电阻元件VR上，但是本专利技术构思不限于此。例如，与图2所示的不同地，可变电阻元件VR可以放置在选择元件SE的上方。图3示出了显示根据本专利技术构思的示例性实施例的半导体器件的存储单元阵列的平面图。图4示出了沿着图3的线I-I'和II-II'截取的剖视图。图5A和图5B示出了显示根据本专利技术构思的示例性实施例的磁隧道结图案的示例的剖面图。为了简要描述，选择性地选本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：多个第一导线；与所述多个第一导线交叉的多个第二导线；和在所述多个第一导线和所述多个第二导线之间的交叉点处的多个存储单元，其中所述多个存储单元中的每个包括：磁隧道结图案；串联连接到所述磁隧道结图案的双向开关图案；和在所述磁隧道结图案和所述双向开关图案之间的导电图案。

【技术特征摘要】
2017.06.13 KR 10-2017-0074370;2017.08.14 KR 10-2011.一种半导体器件，包括：多个第一导线；与所述多个第一导线交叉的多个第二导线；和在所述多个第一导线和所述多个第二导线之间的交叉点处的多个存储单元，其中所述多个存储单元中的每个包括：磁隧道结图案；串联连接到所述磁隧道结图案的双向开关图案；和在所述磁隧道结图案和所述双向开关图案之间的导电图案。2.根据权利要求1所述的半导体器件，其中所述双向开关图案包括硫属元素。3.根据权利要求2所述的半导体器件，其中所述双向开关图案包括其至少一部分为非晶的硫属化物材料。4.根据权利要求1所述的半导体器件，其中所述导电图案的至少一部分是非晶的。5.根据权利要求4所述的半导体器件，其中所述导电图案包括金属氮化物。6.根据权利要求5所述的半导体器件，其中所述导电图案还包括碳。7.根据权利要求1所述的半导体器件，其中所述多个存储单元中的每个还包括跨越所述磁隧道结图案与所述导电图案间隔开的第一电极。8.根据权利要求7所述的半导体器件，其中所述多个存储单元中的每个还包括跨越所述双向开关图案与所述导电图案间隔开的第二电极。9.根据权利要求1所述的半导体器件，其中，所述多个存储单元中的每个设置在所述多个第一导线中的一个与所述多个第二导线中的一个之间的交叉点处，所述磁隧道结图案设置在所述导电图案与所述多个第一导线中的一个之间，所述双向开关图案设置在所述导电图案与所述多个第二导线中的一个之间。10.根据权利要求1所述的半导体器件，其中所述多个第一导线、所述多个第二导线和所述多个存储单元构成衬底上的存储器部分，其中所述...

【专利技术属性】
技术研发人员：李吉镐，高宽协，朴日穆，林浚熙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR