具有金属通孔的半导体器件制造技术

一种半导体器件包括衬底，所述衬底具有器件隔离区，所述器件隔离区界定有源区。有源鳍位于所述有源区中。栅极结构沿与所述衬底的上表面正交的方向与所述有源鳍交叠，且在与第一方向相交的第二方向上延伸。源极/漏极区设置在所述有源鳍上。接触塞连接到所述源极/漏极区且与所述有源鳍交叠。金属通孔位于所述衬底上方的比所述接触塞的上表面高的第一水平高度且与所述有源鳍间隔开。金属线位于所述衬底上方的比所述第一水平高度高的第二水平高度且连接到所述金属通孔。通孔连接层从所述接触塞的上部部分延伸且连接到所述金属通孔。本公开提供一种具有新颖的互连结构的半导体器件，所述新颖的互连结构与相邻组件之间的短接缺陷的量减少。

【技术实现步骤摘要】
具有金属通孔的半导体器件[相关申请的交叉参考]本申请主张在2017年6月08日在韩国知识产权局提出申请的韩国专利申请第10-2017-0071676号的优先权，所述韩国专利申请的公开内容全文并入本申请供参考。
本专利技术概念的示例性实施例涉及一种半导体器件，且更具体来说涉及一种具有金属通孔的半导体器件。
技术介绍
在例如逻辑电路及存储器等一些半导体器件中，已使用例如接触塞等互连结构来连接到后道工序(backendofline，BEOL)的金属线以及源极及漏极。在高度集成的半导体器件中，线宽度及/或节距可减小或者布线可变得相对复杂，且可能会出现与和互连结构相邻的组件之间的不期望的短接缺陷(shortdefect)。
技术实现思路
本专利技术概念的示例性实施例提供一种具有新颖的互连结构的半导体器件，所述新颖的互连结构与相邻组件之间的短接缺陷的量减少。根据本专利技术概念的示例性实施例，一种半导体器件包括衬底，所述衬底具有器件隔离区，所述器件隔离区界定有源区。有源鳍位于所述有源区中且在第一方向上延伸。栅极结构沿与所述衬底的上表面正交的方向与所述有源鳍交叠，且在与所述第一方向相交的第二方向上延伸。源极/漏极区设置在所述有源鳍上。接触塞连接到所述源极/漏极区且沿与所述衬底的所述上表面正交的所述方向与所述有源鳍交叠。金属通孔位于所述衬底上方的比所述接触塞的上表面高的第一水平高度，且沿与所述衬底的所述上表面正交的所述方向与所述有源鳍间隔开。金属线位于所述衬底上方的比所述第一水平高度高的第二水平高度且连接到所述金属通孔。通孔连接层从所述接触塞的上部部分延伸且连接到所述金属通孔。根据本专利技术概念的示例性实施例，一种半导体器件包括衬底，所述衬底具有器件隔离区，所述器件隔离区界定第一有源区及第二有源区。第一有源鳍及第二有源鳍分别位于所述第一有源区及所述第二有源区中，且在第一方向上延伸。第一栅极结构及第二栅极结构沿与所述衬底的上表面正交的方向分别与所述第一有源鳍及所述第二有源鳍交叠，且在与所述第一方向相交的第二方向上延伸。第一源极/漏极区及第二源极/漏极区分别设置在所述第一有源鳍及所述第二有源鳍上。第一接触塞及第二接触塞分别连接到所述第一源极/漏极区及所述第二源极/漏极区。所述第一接触塞沿与所述衬底的所述上表面正交的所述方向与所述第一有源鳍交叠。金属通孔位于所述衬底上方的比所述第一接触塞的上表面高的第一水平高度，且沿与所述衬底的所述上表面正交的所述方向与所述第一有源区间隔开。金属线位于所述衬底上方的比所述第一水平高度高的第二水平高度且连接到所述金属通孔。通孔连接层从所述第一接触塞的上部部分延伸到所述金属通孔。根据本专利技术概念的示例性实施例，一种半导体器件包括有源区，所述有源区具有上表面，在所述上表面中界定有多个有源鳍。栅极结构沿与所述衬底的上表面正交的方向与所述多个有源鳍中的至少一个有源鳍交叠。源极/漏极区设置在所述多个有源鳍上。接触塞具有下表面，所述下表面连接到所述源极/漏极区。金属通孔沿与所述衬底的所述上表面正交的所述方向与所述接触塞间隔开，且位于所述衬底上方的比所述接触塞的上表面高的第一水平高度。金属线位于比所述第一水平高度高的第二水平高度且连接到所述金属通孔。通孔连接层具有与所述接触塞的所述上表面实质上共面的上表面，从所述接触塞的上部部分延伸并连接到所述金属通孔。根据本专利技术概念的示例性实施例，一种半导体器件包括：衬底，包括第一有源区及第二有源区。第一有源鳍位于所述第一有源区中。第一源极/漏极区设置在所述第一有源鳍上。第一接触塞位于所述第一源极/漏极区上方。第一通孔连接层位于所述第一接触塞上方。所述第一通孔连接层包括第一部分及第二部分，所述第一部分沿与所述衬底的上表面正交的方向与所述第一接触塞交叠，且所述第二部分沿与所述衬底的所述上表面正交的所述方向与所述第一接触塞间隔开。第一金属通孔设置在所述第一通孔连接层的所述第二部分上。第一金属线设置在所述第一金属通孔上。第二有源鳍位于所述第二有源区中。第二源极/漏极区设置在所述第二有源鳍上。第二接触塞位于所述第二源极/漏极区上方。第二通孔连接层位于所述第二接触塞上方且沿与所述衬底的所述上表面正交的方向与所述第二接触塞交叠。第二金属通孔设置在所述第二通孔连接层上。第二金属线设置在所述第二金属通孔上。附图说明通过参照附图详细阐述本专利技术概念的示例性实施例，本专利技术概念的以上及其他特征将变得更显而易见，在附图中：图1A是示出根据本专利技术概念示例性实施例的半导体器件的平面布局图。图1B是沿图1A所示线I-I'截取的剖视图。图2是根据本专利技术概念示例性实施例的半导体器件的剖视图。图3A是示出根据本专利技术概念示例性实施例的半导体器件的平面布局图。图3B是沿图3A所示线II-II'及线III-III'截取的剖视图。图4是根据本专利技术概念示例性实施例的半导体器件的剖视图。图5至图7是示出根据本专利技术概念示例性实施例的制造半导体器件的方法的图式。图8至图12是示出根据本专利技术概念示例性实施例的制造半导体器件的方法的图式。图13A是示出根据本专利技术概念示例性实施例的半导体器件的平面布局图。图13B是沿图13A所示线IV-IV'及线V-V'截取的剖视图。图14是示出根据本专利技术概念示例性实施例的半导体器件的平面布局图。图15至图19是示出根据本专利技术概念示例性实施例的制造半导体器件的方法的图式。图20是示出其中采用根据本专利技术概念示例性实施例的半导体器件作为存储器器件的电子器件的方块图。具体实施方式以下将参照附图更详细地阐述本专利技术概念的示例性实施例。就此来说，示例性实施例可具有不同的形式且不应被视为仅限于本文所述本专利技术概念的示例性实施例。在本说明书通篇中及所有的图式中，相同的参考编号可指代相同的元件。图1A是示出根据本专利技术概念示例性实施例的半导体器件的平面布局图。图1B是沿图1A所示线I-I'截取的剖视图。参照图1A及图1B，根据本专利技术概念示例性实施例的半导体器件100A可包括由器件隔离区107形成的衬底101的第一有源区AR1及第二有源区AR2。举例来说，由器件隔离区107形成的第一有源区AR1及第二有源区AR2中的每一者以及有源鳍(例如，以下更详细地阐述的有源鳍105及205)可为衬底101的一部分。在本专利技术概念的示例性实施例中，衬底101可包含：半导体，例如Si或Ge；或化合物半导体，例如SiGe、SiC、GaAs、InAs或InP。在本专利技术概念的示例性实施例中，衬底101可具有绝缘体上硅(silicononinsulator，SOI)结构。第一有源区AR1及第二有源区AR2可各自为导电区，例如掺杂有杂质的井或掺杂有杂质的结构。在本专利技术概念的示例性实施例中，第一有源区AR1可为用于PMOS晶体管的n型井，且第二有源区AR2可为用于NMOS晶体管的p型井；然而，本专利技术的示例性实施例并非仅限于此。第一有源鳍105可位于第一有源区AR1的上表面中，且第二有源鳍205可位于第二有源区AR2的上表面中。第一有源鳍105及第二有源鳍205中的每一者可包括沿与衬底101的上表面正交的方向(例如，在z方向上)从第一有源区AR1及第二有源区AR2中的每一者的上表面突出的结构。在本专利技术概念的示例性实施例中，第一有源鳍105及第二有源鳍205中的本文档来自技高网...

【技术保护点】
1.一种半导体器件，其特征在于，包括：衬底，具有器件隔离区，所述器件隔离区界定有源区；有源鳍，位于所述有源区中且在第一方向上延伸；栅极结构，沿与所述衬底的上表面正交的方向与所述有源鳍交叠，且在与所述第一方向相交的第二方向上延伸；源极/漏极区，设置在所述有源鳍上；接触塞，连接到所述源极/漏极区，且沿与所述衬底的所述上表面正交的所述方向与所述有源区交叠；金属通孔，位于所述衬底上方的比所述接触塞的上表面高的第一水平高度，且沿与所述衬底的所述上表面正交的所述方向与所述有源区间隔开；金属线，位于所述衬底上方的比所述第一水平高度高的第二水平高度，且连接到所述金属通孔；以及通孔连接层，从所述接触塞的上部部分延伸且连接到所述金属通孔。

【技术特征摘要】
2017.06.08 KR 10-2017-00716761.一种半导体器件，其特征在于，包括：衬底，具有器件隔离区，所述器件隔离区界定有源区；有源鳍，位于所述有源区中且在第一方向上延伸；栅极结构，沿与所述衬底的上表面正交的方向与所述有源鳍交叠，且在与所述第一方向相交的第二方向上延伸；源极/漏极区，设置在所述有源鳍上；接触塞，连接到所述源极/漏极区，且沿与所述衬底的所述上表面正交的所述方向与所述有源区交叠；金属通孔，位于所述衬底上方的比所述接触塞的上表面高的第一水平高度，且沿与所述衬底的所述上表面正交的所述方向与所述有源区间隔开；金属线，位于所述衬底上方的比所述第一水平高度高的第二水平高度，且连接到所述金属通孔；以及通孔连接层，从所述接触塞的上部部分延伸且连接到所述金属通孔。2.根据权利要求1所述的半导体器件，其特征在于，所述通孔连接层位于所述接触塞的所述上表面与所述第一水平高度之间的水平高度。3.根据权利要求2所述的半导体器件，其特征在于，还包括：第一导电势垒及第二导电势垒，所述第一导电势垒设置在所述接触塞的侧表面及下表面上，所述第二导电势垒设置在所述通孔连接层的侧表面及下表面上，其中所述第二导电势垒的一部分位于所述接触塞与所述通孔连接层之间。4.根据权利要求1所述的半导体器件，其特征在于，所述接触塞的所述上表面与所述通孔连接层的上表面实质上共面。5.根据权利要求1所述的半导体器件，其特征在于，所述通孔连接层与所述接触塞集成在一起。6.根据权利要求5所述的半导体器件，其特征在于，所述通孔连接层包含与所述接触塞中所包含的材料相同的材料。7.根据权利要求1所述的半导体器件，其特征在于，所述通孔连接层位于与所述栅极结构的上表面实质上相同的水平高度。8.根据权利要求1所述的半导体器件，其特征在于，所述接触塞包括第一接触塞及第二接触塞，所述第一接触塞及所述第二接触塞分别连接到被作为源极/漏极区提供的所述源极/漏极区且使所述栅极结构位于所述第一接触塞与所述第二接触塞之间，且其中所述接触塞还包括跳跃连接层，所述跳跃连接层位于与所述通孔连接层实质上相同的水平高度且将所述第一接触塞连接到所述第二接触塞。9.根据权利要求1所述的半导体器件，其特征在于，所述通孔连接层包括在一个方向上延伸的第一部分及在与所述一个方向相交的另一方向上延伸的第二部分。10.根据权利要求1所述的半导体器件，其特征在于，所述接触塞包括多个接触塞，且所述通孔连接层共同连接到所述多个接触塞的上部部分且延伸到所述金属通孔。11.根据权利要求1所述的半导体器件，其特征在于，所述通孔连接层与所述接触塞由相同的材料形成。12.根据权利要求11所述的半导体器件，其特征在于，所述通孔连接层及所述接触塞各自包含钨、钴、钛、其合金或其组合。13.根据权利要求1所述的半导体器件，其特征在于，所述有源鳍在与所述栅极结构相邻的区中具有凹陷，且被作为源极/漏极区提供的所述源极/漏极区包括位于所述有源鳍的所述凹陷中的再生长层。14.根据权利要求13所述的半导体器件，其特征在于，所述有源鳍包括在所述第二方向上沿所述有源区的上表面排列的多个有源鳍，且被作为源极/漏极区提供的所述源极/漏极区具有其中相邻的再生长层在所述第二方向上彼此融合在一起的结构。15.根据权利要求1所述的半导体器件，其特征在于，所述栅极结构包括多个栅极间隔件、依序设置在所述栅极间隔件之间的栅极介电膜及栅极电极以及设置在所述栅极电极上的栅极顶盖层。16.根据权利要求1所述的半导体器件，其特征在于，还包括：附加金属通孔，位于比所述接触塞的所述上表面高的所述第一水平高度，且沿与所述衬底的所述上表面正交的所述方向位于所述有源区的上表面处...

【专利技术属性】
技术研发人员：洪瑟气，申宪宗，全辉璨，郭玟燦，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR