集成电路电容布局制造技术

本发明专利技术公开了一种集成电路电容布局，适用于一数字至模拟转换集成电路(DAC IC)，相较于先前技术无需配置仿制电容且具有较佳的线性度，该电容布局包含第一、第二与第三电容群，该第一电容群位于一内部布局区域内，用来决定该DAC IC之一最高有效位的值，包含复数个电容单元；该第二电容群位于该内部布局区域内，用来决定该DAC IC之一非最高有效位的值，包含至少一个电容单元；该第三电容群位于该内部布局区域外，分布于该内部布局区域的周围，且包含复数个电容单元，该第三电容群的每个电容单元耦接于未短路的一第三上电路与一第三下电路之间。

【技术实现步骤摘要】
集成电路电容布局
本专利技术是关于集成电路的布局，尤其是关于集成电路的电容布局。
技术介绍
在连续逼近式模拟至数字转换集成电路(successiveapproximationregisteranalog-to-digitalconversionintegratedcircuit；SARADCIC)中，数字至模拟转换器为核心电路之一，该数字至模拟转换器的一种已知型态为电容开关式数字至模拟转换器(CDAC)，CDAC利用不同大小的复数电容群(例如256C、128C、…、4C、2C、1C、1C)，通过对开关的控制，依序输出复数个模拟信号以逐步趋近一输入信号，SARADCIC再将该输入信号的取样值与CDAC所输出的该些模拟信号进行比较，以得到该输入信号的每个数字位。上述CDAC的复数电容群须匹配，方能准确地产生该些模拟信号以逐渐逼近该输入信号，从而确保该输入信号的每个数字位正确。承上所述，于制造集成电路时(尤其是通过先进制程时)，CDAC中电容群的匹配性是相关于该复数电容群及其周围组件的布局均匀性(或说电路密度)，一般而言，布局均匀性愈佳，匹配性愈好，因此，如图1所示的传统的电容布局100，CDAC之电容群的外围通常会布置仿制(dummy)电容，以确保该复数个电容群的布局(后称该电容布局)的边缘与内部的电路密度相近，从而确保所制造出来的电容群的匹配性，图1中，不同群的电容(电容群4C、电容群2C、电容群1C)以不同数字(4、2、1)来标示，仿制电容则以“D”来标示。图1中，该复数个电容群中每一电容单元的极板110、120之间并未短路，以产生一电容值，但仿制电容中每一电容单元的极板130、140则被设计为短路，以避免产生电容值，然而，如图2所示，该复数个电容群之任二电容单元之间仍会形成寄生电容(如图2中点状虚线所示)，但位于该电容布局的边缘的电容单元与仿制电容之间并不会形成寄生电容，因此，位于该电容布局边缘的每一电容单元的有效电容值，与位于该电容布局内部的每一电容单元的有效电容值实质上并不同，此差异会对后续转换作业的正确性造成影响。举例而言，原本图1的复数电容群的电容值比例应该是4:2:1，但在前述寄生电容的影响下，该电容值比例实际上是18.66695:9.338976:4.670652，此电容值比例的偏差会导致CDAC的线性度下降，而不利于高分辨率的应用。部分先前技术可见于下列文献：Chun-ChengLiu,etal.,“A1V11fJ/Conversion-Step10bit10MS/sAsynchronousSARADCin0.18μmCMOS”,2010SymposiumonVLSICircuits/TechnicalDigestofTechnicalPapers。
技术实现思路
本专利技术之一目的在于提供一种集成电路的电容布局，以改善先前技术。本专利技术公开了一种集成电路电容布局。该集成电路电容布局的一实施例用于一数字至模拟转换集成电路(digital-to-analogconversionintegratedcircuit；DACIC)，且包含复数电容群，该复数电容群包含一第一电容群、一第二电容群与一第三电容群。该第一电容群用来决定该DACIC之一最高有效位(mostsignificantbit；MSB)的值，包含M个第一电容单元，该M个第一电容单元耦接于一第一上电路与一第一下电路之间，且位于一内部布局区域内，其中该M为大于1的整数。该第二电容群用来决定该DACIC之一非最高有效位的值，包含N个第二电容单元，该第二电容单元耦接于一第二上电路与一第二下电路之间，且位于该内部布局区域内，其中该N为正整数，该M大于该N。该第三电容群包含X个第三电容单元，该X个第三电容单元耦接于一第三上电路与一第三下电路之间，该第三上电路与该第三下电路之间未短路，该X个第三电容单元位于该内部布局区域外，且分布于该内部布局区域的复数侧，其中该X为大于1的整数。前述集成电路电容布局之另一实施例包含复数电容群，该复数电容群包含：一第一电容群用来决定一DACIC之一最高有效位的值，该第一电容群耦接于一第一上电路与一第一下电路之间，且位于一内部布局区域内；一第二电容群用来决定该DACIC之一非最高有效位的值，该第二电容群之每该电容单元耦接于一第二上电路与一第二下电路之间，且位于该内部布局区域内；以及一第三电容群，该第三电容群之每该电容单元耦接于一第三上电路与一第三下电路之间，该第三上电路与该第三下电路之间未短路，该第三电容群位于该内部布局区域外，且分布于该内部布局区域的复数侧。有关本专利技术的特征、实作与功效，兹配合图式作较佳实施例详细说明如下。附图说明图1示出了现有技术的集成电路电容布局的一范例；图2示出了图1的电容布局的寄生电容的情形；图3示出了本专利技术的集成电路电容布局的一实施例；图4示出了图3中主要用来决定DACIC的位的电容群的寄生电容的情形；图5a示出了采用图3的电容布局的DACIC的一实施例的局部电路图；图5b示出了图5a的电路进行一次开关操作以逼近该差动信号的示意图；图6a示出了采用图3的电容布局的DACIC的另一实施例的局部电路图；以及图6b示出了图6a的电路进行一次开关操作以逼近该差动信号的示意图。具体实施方式本专利技术公开了一种集成电路电容布局，适用于一数字至模拟转换集成电路(digital-to-analogconversionintegratedcircuit；DACIC)，尤其适用于一电容开关式数字至模拟转换器。采用本专利技术的集成电路电容布局的DACIC，相较于先前技术具有较佳的线性度(或说具有较小的差分非线性(differentialnonlinearity；DNL)与较小的积分非线性(integralnonlinearity；INL))。本专利技术之集成电路电容布局之内外均无需配置仿制(dummy)电容，然此并非实施限制。本专利技术的电容布局将较能容忍电容值漂移的电容群配置于该电容布局的边缘，而将要求高精度电容值的电容群配置于该电容布局的内部(非布局边缘处)，每一电容群包含至少一电容单元，该电容单元可以是金属-绝缘材-金属(metal-insulation-metal；MIM)形式、多晶硅-绝缘材-多晶硅(poly-insulator-poly；PIP)、或其它电容结构形式。位于布局边缘处的每一电容单元耦接于二电路(或说二电极)之间以提供一电容值，且该二电路并未短路，因此该每一电容单元并不是一仿制电容；换言之，位于布局边缘处的电容群具有电容功能，可用来参与一DACIC之位的产生，但此电容群不是该DACIC之位的主要决定者，以避免此电容群的电容值漂移对该DACIC的位的产生造成过大影响。该电容布局中的电容单元于设计上均相同，或者部分电容单元与其它电容单元于设计上不相同，本领域人士可依本专利技术的公开按其需求自行决定如何设计。图3示出了本专利技术的集成电路电容布局的一实施例。如图3所示，集成电路电容布局300包含复数电容群；该复数电容群的每一群包含至少一电容单元。图3中，该复数电容群的群数与每电容群的电容单元数仅为范例，是供本领域人士了解本专利技术，非用限制本专利技术的实施范围。图3中，该复数电容群中主要用来决定DACIC的位的电容群(即电本文档来自技高网...

【技术保护点】
1.一种集成电路电容布局，用于一数字至模拟转换集成电路，该集成电路电容布局包含：复数电容群，该复数电容群包含：一第一电容群，用来决定该数字至模拟转换集成电路之一最高有效位之值，该第一电容群包含M个第一电容单元，该M个第一电容单元耦接于一第一上电路与一第一下电路之间且位于一内部布局区域内，其中，该M为大于1的整数；一第二电容群，用来决定该数字至模拟转换集成电路之一非最高有效位的值，该第二电容群包含N个第二电容单元，该第二电容单元耦接于一第二上电路与一第二下电路之间且位于该内部布局区域内，其中，该N为正整数，该M大于该N；以及一第三电容群，包含X个第三电容单元，该X个第三电容单元耦接于一第三上电路与一第三下电路之间，该第三上电路与该第三下电路之间未短路，该X个第三电容单元位于该内部布局区域外且分布于该内部布局区域的复数侧，其中，该X为大于1的整数。

【技术特征摘要】
1.一种集成电路电容布局，用于一数字至模拟转换集成电路，该集成电路电容布局包含：复数电容群，该复数电容群包含：一第一电容群，用来决定该数字至模拟转换集成电路之一最高有效位之值，该第一电容群包含M个第一电容单元，该M个第一电容单元耦接于一第一上电路与一第一下电路之间且位于一内部布局区域内，其中，该M为大于1的整数；一第二电容群，用来决定该数字至模拟转换集成电路之一非最高有效位的值，该第二电容群包含N个第二电容单元，该第二电容单元耦接于一第二上电路与一第二下电路之间且位于该内部布局区域内，其中，该N为正整数，该M大于该N；以及一第三电容群，包含X个第三电容单元，该X个第三电容单元耦接于一第三上电路与一第三下电路之间，该第三上电路与该第三下电路之间未短路，该X个第三电容单元位于该内部布局区域外且分布于该内部布局区域的复数侧，其中，该X为大于1的整数。2.如权利要求1所述的集成电路电容布局，其中，该第一上电路、该第二上电路与该第三上电路用来接收一交流输入信号；该第一下电路用来提供一第一参考电位，该第二下电路用来提供一第二参考电位，该第三下电路用来提供一第三参考电位；该第一电容群依据一第一切换算法通过至少一第一开关耦接至该第一下电路；该第二电容群依据该第一切换算法或依据一第二切换算法通过至少一第二开关耦接至该第二下电路。3.如权利要求2所述的集成电路电容布局，其中，该第一切换算法是一全差动切换算法，该第二切换算法是一建立与向下算法。4.如权利要求1所述的集成电路电容布局，其中，该第一上电路、该第二上电路与该第三上电路用来接收一交流输入信号，该第一电容群通过至少一第一开关耦接至该第一下电路，该第二电容群通过至少一第二开关耦接至该第二下电路，该第三电容群未通过任何开关直接耦接至该第三...

【专利技术属性】
技术研发人员：黄诗雄，林圣雄，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾,71