具有冷却表面的半导体芯片封装体及其制造方法技术

一种半导体芯片封装体包括导电载体和设置在所述导电载体之上的半导体芯片。所述半导体芯片具有面向所述导电载体的第一表面和与所述第一表面相反的第二表面。金属板具有机械连接到半导体芯片的所述第二表面的第一表面和与金属板的所述第一表面相反的第二表面。所述金属板完全重叠半导体芯片的所述第二表面。金属板的所述第二表面至少部分地在所述半导体芯片封装体的外围处暴露。

【技术实现步骤摘要】
具有冷却表面的半导体芯片封装体及其制造方法
本公开总体上涉及半导体器件封装技术，特别涉及提供高功率耗散能力的半导体芯片封装体的多个方面。
技术介绍
半导体器件制造商不断努力提高其产品性能，同时努力降低其制造成本。在半导体器件封装体的制造中的成本密集区域是封装半导体芯片。半导体器件的性能可以取决于封装体所提供的热量耗散能力。此外，需要在低费用下提供具有高热稳健性的半导体封装体的封装方法。
技术实现思路
本公开的一个方面涉及一种半导体芯片封装体。半导体芯片封装体包括导电载体和设置在导电载体之上的半导体芯片。半导体芯片具有面向导电载体的第一表面和与所述第一表面相反的第二表面。包括在半导体芯片封装体中的金属板具有机械连接到半导体芯片的所述第二表面的第一表面和与金属板的所述第一表面相反的第二表面。金属板完全重叠半导体芯片的所述第二表面。金属板的所述第二表面至少部分地在半导体芯片封装体的外围处暴露。本公开的一个方面涉及一种控制单元装置。所述控制单元装置包括衬底。如本文所公开的半导体芯片封装体安装在衬底上。控制单元装置还包括容纳衬底和半导体芯片封装体的壳体。金属板的暴露的第二表面机械连接到散热装置。散热装置可以例如是壳体的壁或可以是包含在壳体中的对流板。本公开的一个方面涉及一种制造半导体芯片封装体的方法。所述方法包括将金属板放置在临时载体上。将半导体芯片结合在金属板上。将导电载体结合在半导体芯片上。导电载体形成半导体芯片封装体的第一外部端子。将包封材料施加到导电载体、半导体芯片和临时载体，以形成包封物剂。然后，将临时载体从包封物移除。附图说明包括附图以提供对多个方面的进一步理解，结合附图并构成该说明书的一部分。附图示出了多个方面并且与具体实施方式部分一起用于解释方面的原理。其它方面和各个方面的许多预期优点将容易理解，这是因为通过参考以下详细描述，它们变得更好地理解。附图的元件不一定相对于彼此成比例。相同的附图标记可以指代相应的类似部分。应该理解的是，除非特别指出，否则下面描述的实施例的各种示例的特征可以彼此组合。图1A是沿着图1B中的线A-A所作的半导体芯片封装体100的一个示例的剖视图。图1B是图1A的示例性半导体芯片封装体100的顶视图。图2A是沿着图2B中的线A-A所作的半导体芯片封装体200的一个示例的剖视图。图2B是图2A的示例性半导体芯片封装体200的顶视图。图2C是未施加包封物的图2A的示例性半导体芯片封装体200的顶部透明视图。图3是沿着图2B中的线A-A所作的半导体芯片封装体300的一个示例的剖视图，示出了更小厚度的导电载体。图4A是半导体芯片封装体400的一个示例的剖视图，示出了鸥翼型封装体类型。图4B是图4A的示例性半导体芯片封装体400的顶视图。图5是半导体芯片封装体500的一个示例的剖视图，示出了金属板的暴露的侧面。图6是半导体芯片封装体600的一个示例的剖视图，示出了布置在金属板与包封物之间的填充物。图7是半导体芯片封装体700的一个示例的剖视图，示出了附连到金属板的散热装置。图8是半导体芯片封装体800的一个示例的剖视图，示出了水平器件半导体芯片。图9是示出了根据本公开的制造半导体芯片封装体的一种示例性方法的各个阶段的流程图。图10A-10F示意性地示出了根据本公开的制造半导体芯片封装体的一种示例性方法的各个阶段的剖视图。图11是包括容纳在壳体中并且耦合到壳体内的对流板的半导体芯片封装体的控制单元装置的一个示例的剖视图。图12是包括容纳在壳体中并且耦合到壳体的壁的半导体芯片封装体的控制单元装置的一个示例的剖视图。具体实施方式在下面的详细描述中，参考了构成说明书的一部分的附图，所述附图通过图示说明可以实施本专利技术的具体实施例。在这点上，参考所描述的图的取向使用诸如“顶”、“底”、“前”、“后”、“上”、“下”等的方向性术语。因为实施例的构件可以以多个不同的取向定位，所以方向性术语用于说明的目的，而不是限制性的。应当理解，在不脱离本专利技术的范围的情况下，可以利用其它实施例并且可以进行结构或逻辑改变。因此，下面的详细描述不应被认为是限制性的，本专利技术的范围由所附权利要求限定。如本说明书中所采用的，术语“结合”、“附连”、“连接”、“安装”、“耦合”和/或“电连接/电耦合”不意味着元件或层必须直接接触在一起；而是可以在被“结合”、“附连”、“连接”、“安装”、“耦合”和/或“电连接/电耦合”的元件之间相应地提供插入元件或层。然而，根据本公开，上述术语也可以可选地具有这样的特定含义，即元件或层直接接触在一起，即在被“结合”、“附连”、“连接”、“安装”、“耦合”和/或“电连接/电耦合”的元件之间没有提供插入元件或层。此外，这里关于在一表面“之上”形成或定位的部件、元件或材料层中使用的词语“在...之上”可以用于表示所述部件、元件或材料层被“直接”定位(例如放置、形成、沉积等)在所述表面上，例如与所述表面直接接触。这里关于在表面“之上”形成或定位的部件、元件或材料层中使用的词语“在...之上”可以用于表示所述部件、元件或材料层被“间接地”定位(例如放置、形成、设置等)在所述表面上而在所述表面与部件、元件或材料层之间布置一个或两个以上附加的部件、元件或层。此外，这里在两个或两个以上构件的相对取向方面可以使用词语“垂直”和“平行”。可以理解，这些术语可能不一定必然意味着指定的几何关系是以完美的几何意义来实现的。相反，在这点上可能需要考虑相关构件的制造公差。例如，如果半导体封装体的包封材料的两个表面被指定为彼此垂直(或平行)，则这些表面之间的实际角度可以以一偏差值偏离90(或0)度的精确值，所述偏差值可能特别是与在应用用于制造由包封材料制成的壳体的技术时通常可能发生的公差有关。这里描述的半导体芯片封装体包括一个或两个以上半导体芯片。特别地，可以涉及一个或两个以上功率半导体芯片。半导体功率芯片单片地集成了一个或两个以上半导体功率器件。一个半导体功率器件可以例如是一个晶体管，例如一个下面列举的任何类型的晶体管。更具体地，功率半导体芯片可以例如被配置为功率MISFET(金属绝缘体半导体场效应晶体管：MetalInsulatorSemiconductorFieldEffectTransistor)、功率MOSFET(金属氧化物半导体场效应晶体管：MetalOxideSemiconductorFieldEffectTransistor)、IGBT(绝缘栅双极晶体管：InsulatedGateBipolarTransistor)、JFET(结栅极场效应晶体管：JunctionGateFieldEffectTransistor)、HEMT(高电子迁移率晶体管：HighElectronMobilityTransistor)、功率双极晶体管或功率二极管(例如，PIN二极管或肖特基二极管)。功率半导体芯片可以例如具有垂直结构，也就是说，半导体芯片可以以电流可以在垂直于半导体芯片的主表面的方向上流动的方式制造。具有垂直结构的半导体芯片在其两个主表面上，也就是说在其顶侧和底侧上具有电极。作为示例，在垂直式器件中，功率MISFET或功率MOSFET或功率JFET或HEMT的源极接触电极和栅极接触电极可以位于一个主表面上，而功本文档来自技高网...

【技术保护点】
1.一种半导体芯片封装体，包括：导电载体；设置在所述导电载体之上的半导体芯片，其中，所述半导体芯片具有面向所述导电载体的第一表面和与所述第一表面相反的第二表面；以及金属板，其具有机械连接到半导体芯片的所述第二表面的第一表面和与金属板的所述第一表面相反的第二表面，其中，所述金属板完全重叠半导体芯片的所述第二表面，其中，金属板的所述第二表面至少部分地在所述半导体芯片封装体的外围处暴露。

【技术特征摘要】
2017.05.25 US 15/605,0911.一种半导体芯片封装体，包括：导电载体；设置在所述导电载体之上的半导体芯片，其中，所述半导体芯片具有面向所述导电载体的第一表面和与所述第一表面相反的第二表面；以及金属板，其具有机械连接到半导体芯片的所述第二表面的第一表面和与金属板的所述第一表面相反的第二表面，其中，所述金属板完全重叠半导体芯片的所述第二表面，其中，金属板的所述第二表面至少部分地在所述半导体芯片封装体的外围处暴露。2.根据权利要求1所述的半导体芯片封装体，其中，所述半导体芯片包括布置在半导体芯片的所述第一表面处的第一负载电极，其中，所述第一负载电极机械连接并且电连接到所述导电载体，其中，所述导电载体形成所述半导体芯片封装体的第一外部端子。3.根据权利要求2所述的半导体芯片封装体，其中，所述半导体芯片包括布置在半导体芯片的所述第二表面处的第二负载电极，其中，所述第二负载电极机械连接并且电连接到金属板的所述第一表面。4.根据权利要求3所述的半导体芯片封装体，其中，所述金属板电连接到所述半导体芯片封装体的第二外部端子，其中，所述第一外部端子和所述第二外部端子形成引线框架的相应部分。5.根据权利要求2所述的半导体芯片封装体，其中，所述半导体芯片包括布置在半导体芯片的所述第一表面处的第二负载电极，其中，所述第二负载电极机械连接并且电连接到所述半导体芯片封装体的第二外部端子，其中，所述第一外部端子和所述第二外部端子形成引线框架的相应部分。6.根据权利要求4所述的半导体芯片封装体，其中，所述半导体芯片包括布置在半导体芯片的所述第一表面处的控制电极，其中，所述控制电极机械连接并且电连接到所述半导体芯片封装体的第三外部端子，其中，所述第一外部端子、所述第二外部端子和所述第三外部端子形成引线框架的相应部分。7.根据权利要求1所述的半导体芯片封装体，其中，所述金属板具有在金属板的所述第一与第二表面之间测量的厚度，所述厚度等于或大于所述导电载体的厚度的1.0、1.25、1.5、1.75或2.0倍。8.根据权利要求1所述的半导体芯片封装体，其中，所述金属板具有在金属板的所述第一与第二表面之间测量的厚度，所述厚度等于或大于0.2mm、0.3mm、0.4mm、0.5mm、0.6mm、0.7mm、或0.8mm。9.根据权利要求1所述的半导体芯片封装体，其中，所述金属板的暴露的第二表面的面积尺寸等于或大于20mm2、25mm2、30mm2或3...

【专利技术属性】
技术研发人员：L·陈，G·德拉罗策，W·H·顾，T·S·李，T·施特克，J·Y·王，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国,DE