具有动态允许位写入逻辑的存储器及方法技术

在包括多条位线且具有N个用以平行连接多条位线的所选的一组N条位线的写入驱动器的存储器阵列中，写入逻辑耦接于这些写入驱动器，以在一写入操作中平行施加一写入脉冲。写入逻辑在写入程序中能动态地分配多个允许数量给多个循环，其中允许数量少于N。一例如是电荷泵浦电路的功率源耦接于这些写入驱动器，功率源能够在系统施加允许位写入逻辑中更有效率地使用，且产生高吞吐量或实现低峰值功率。

【技术实现步骤摘要】
具有动态允许位写入逻辑的存储器及方法
本专利技术是有关于一种具有动态允许位写入逻辑的存储器及方法。
技术介绍
可编程电阻存储器(programmableresistancememory)利用一存储器材料，如一金属氧化材料或一相变材料，其通过数个电脉冲的应用，改变二或更多稳定电阻范围之间的电阻。二或更多稳定电阻范围对应数个数据状态。例如是数条位线及数条字线的数条存取线(accessline)耦接于数个存储单元，这些存取线连接于电路，以执行数个写入操作，例如是设定(SET)及重设(RESET)操作，其切换可编程元件于低电阻范围与高电阻范围之间。此类型的数个集成电路存储器常用于平行写入多个存储单元。例如，一些集成电路存储器用于平行写入32个存储单元或64个存储单元。在其它集成电路存储器中，页写入(pagewriting)可被实现，其中较大数值，如1028个或更多存储单元能被平行地写入。执行一写入操作(对于某些种类的存储器技术而言，是一设定操作或一重设操作，对于另一些种类的存储单元而言，是一编程操作或一擦除操作)所需的功率(amountofpower)视被写入的存储单元的数量，以及存储在数个存储单元内的数据样式(datapattern)而定。此外，也视这些存储单元之间的制程变异、温度及数个其它因素而定。对于一些存储器技术，写入操作使用较高强度的写入脉冲，因此对应的各存储单元具有显著的电流量。由于需要较高的电压，集成电路常包含电荷泵浦电路(chargepumpcircuitry)，以产生对应的写入脉冲。电荷泵浦电路需要相对大量的面积以产生数个具有足够电流驱动力以平行写入大量存储单元的电压脉冲。随着存储器技术的演进，整合了愈来愈大容量的存储器于单一系统中，而具有愈来愈大的平行写入操作，在其中如何实现一合于规格的电荷泵浦将反应于设计取舍的困难度上。在某些情形下，一次写入所能处理的存储单元数量将决定于电荷泵浦的供电流能力。此形成了在电路设计上，电荷泵浦电路所需的成本和面积，以及写入处理能力之间的取舍。因此，有需要提出一种能降低高密度存储器的成本的技术。
技术实现思路
本专利技术一实施例提出一种存储器装置。存储器装置包括一存储器阵列、一组写入驱动器及一写入逻辑。存储器阵列包括多条位线。该组写入驱动器的数量为N，与该些位线中所选的一组N条位线平行连接。写入逻辑耦接于该组写入驱动器，其致能一少于N的最大允许数量，以在一写入操作中施加一写入脉冲。在一些实施例中，在一迭代写入程序中写入逻辑能动态地分配允许数量给多个迭代。耦接于这些写入驱动器的一功率源，例如是电荷泵浦电路，在系统施加允许位写入逻辑、产生高吞吐量或实现低峰值功率下能更有效率地实施。在一实施例中，写入逻辑配置成包括N条位线的子集被标记在一写入操作，以平行接收一脉冲，其中该子集是数据样式被写入的一功能。在一些操作例子中，子集包括大于允许数量的数量。写入逻辑使用屏蔽逻辑或其它种逻辑电路，致能该些写入驱动器的一第一群而平行施加脉冲，而禁能其它写入驱动器。然后，致能该些写入驱动器的一第二群而平行施加脉冲，而禁能其它写入驱动器。其中，这些群能由写入逻辑电路参考或不参考数据样式而定义。第一群及第二群具有等于或少于允许数量的个别数量。写入逻辑能致能在一包括多个这样的群的程序中多个写入脉冲的应用，直到N条位线的子集的所有成员接收一特定循环的一写入脉冲。在一实施例中，写入操作包括一具有多个脉冲及验证循环的写入程序，该些写入驱动器施加数个脉冲，其中一脉冲及验证循环使用该些写入驱动器建构一写入循环。在一些实施例中，迭代写入程序能包括增量步进脉冲编程(incrementalsteppulseprogramming，ISPP)操作，或其它类型的脉冲施加在至少一迭代的位线的操作，其中至少一迭代具有一不同于其它迭代的脉冲强度。在迭代写入操作中，控制逻辑能分配不同允许数量给不同迭代。在一些实施例中，分配给至少一迭代的允许数量不同于分配给另一迭代的允许数量。装置可包括缓冲器，其用以存储一使用该些写入驱动器写入的数据样式。一迭代写入程序可包括一预验证步骤，以设定多个写入驱动器的多个标识，其中这些写入驱动器连接于未通过预验证步骤的多个存储单元的多条位线。这些标识识别子集的一写入脉冲施加在一后续迭代的多个成员。写入逻辑可用以在预验证步骤后计数设定标识，以识别N条位线的一起始子集，且以在各预验证步骤后在下一个迭代计数设定标识，以识别N条位线的一当前子集。操作一存储器装置的方法包括连接具有数量为N的写入驱动器于多条位线中所选的一组N条位线；识别一些写入驱动器，以根据一正被写入的数据样式及写入操作的状态施加一写入脉冲；且，致能在当前迭代中一少于数量N的允许数量，以施加一平行于一写入操作的写入程序。操作一存储器装置的方法包括施加一写入程序，以写入一数据样式在一组存储单元，该程序包括多个脉冲及验证循环。程序中施加给至少一迭代的多个存储单元的多个脉冲具有一不同于其它数个迭代的脉冲强度。方法包括判断各迭代所施加脉冲给该组存储单元的一子集，且在一迭代中，子集具有大于一允许数量的数量，平行施加子集中数个存储单元的第一群的多个脉冲，然后，平行施加子集中数个存储单元的第二群的多个脉冲。第一群及第二群存储单元具有等于或少于当前迭代的允许数量的个别数量。在一方法中，包括分配多个迭代的各迭代一允许数量存储单元的步骤。在此例中，分配给至少一迭代的允许数量不同于分配给另一迭代的允许数量。在一实施例的方法中，写入程序可包括一预验证步骤。方法可包括设定未通过预验证步骤的多个存储单元的多个标识。以识别子集的数量，其在第一脉冲及多个迭代的验证迭代中接收一平行写入脉冲。方法包括在预验证步骤后，计数子集中具有设定旗标的存储单元数量，以比较分配给当前迭代的允许数量。为了对本专利技术的上述及其他方面有更好的了解，下文特举实施例，并配合所附附图详细说明如下：附图说明图1绘示一存储器装置的一简图，其中存储器装置应用于一包含的允许位写入逻辑的集成电路。图2绘示现有用于写入数据到一存储单元的迭代写入程序。图3绘示一实施例的迭代写入程序、一允许位的流程图。图4绘示包含一允许位程序的迭代写入程序的写入功率的示意图。图5绘示包含一允许位程序的迭代写入程序的电荷泵浦功率的示意图。图6绘示包含迭代写入逻辑的存储器装置及允许位程序的平行的多个写入驱动器的方块图。图7绘示可用于允许位程序的写入分组逻辑的一实施例的简图。【符号说明】10：存储器装置20：电压供应器30：地址线35：数据线40：列解编器50：电路60：存储器阵列70：行译码器80：感测放大器电路85：写入驱动器电路86：电荷泵浦电路90：状态及计数电路91：缓冲器125：功率来源的最大能力134：输入缓冲器200：存储器阵列201：列译码器202：行译码器205：状态机210：缓冲器220：比较逻辑230：位计数器240：写入分组逻辑250：屏蔽270：感测放大器300：电路301、302、303：逻辑304：表305：选择器100、101、102、103、104、105、106、107、108、109、115、111、110：步骤具体实施方式以下以图1～图7详细描述本专利技术实施例。图1为一存储器装置10的一简图，本文档来自技高网...

【技术保护点】
1.一种存储器装置，包括：一存储器阵列，包括多条位线；以及N个写入驱动器，配置成与该些位线中所选的一组N条位线平行连接；以及一写入逻辑(write logic)，耦接于该些写入驱动器且用以执行迭代的一写入程序(iterative write sequence)，该写入程序包括由该些写入驱动器所施加的数个脉冲(pulse)，该写入逻辑在该写入程序中一次致能一少于N的一允许数量的脉冲，且在该写入程序中多次分配不同的允许数量以致能不同的脉冲。

【技术特征摘要】
2017.05.18 US 15/599,3501.一种存储器装置，包括：一存储器阵列，包括多条位线；以及N个写入驱动器，配置成与该些位线中所选的一组N条位线平行连接；以及一写入逻辑(writelogic)，耦接于该些写入驱动器且用以执行迭代的一写入程序(iterativewritesequence)，该写入程序包括由该些写入驱动器所施加的数个脉冲(pulse)，该写入逻辑在该写入程序中一次致能一少于N的一允许数量的脉冲，且在该写入程序中多次分配不同的允许数量以致能不同的脉冲。2.如权利要求1所述的存储器装置，其中该写入逻辑用于包括多个脉冲及验证循环的该写入程序，且在该些脉冲及验证循环的一个中，该组N条位线的一子集被标记(flagged)以平行接收多个脉冲；该子集包括的位线数量大于该脉冲及验证循环被分配的该允许数量，该写入逻辑致能该些写入驱动器中的一第一群而平行施加脉冲，且禁能该些写入驱动器的其它写入驱动器；然后，致能该些写入驱动器中的一第二群而平行施加脉冲，且禁能该些写入驱动器的其它写入驱动器。3.如权利要求2所述的存储器装置，其中在该写入程序的其中一脉冲及验证循环中施加于该些位线的脉冲的强度，不同于在其他脉冲及验证循环中的脉冲的强度。4.如权利要求2所述的存储器装置，包括一缓冲器，该缓冲器用以存储一数据样式(datapattern)，该数据样式是由该些写入驱动器写入该存储器阵列；其中，该写入程序包括一预验证步骤，用以设定对应该些写入驱动器的多个标识，当该存储器阵列的一存储单元未能通过该预验证步骤，设定连接于对应该存储单元的位线的该写入驱动器的该标识，以辨识该写入驱动器为一子集的其中之一；以及该写入逻辑包括一电路，在该预验证步骤后计数所设定的该些标识。5.如权利要求2所述的存储器装置，其中该写入逻辑用以设定该些写入驱动器的多个标识，当该存储器阵列的一存储单元未能通过该脉冲及验证循环中的验证步骤，设定连接于对应该存储单元的位线的该写入驱动器的该标识。6.如权利要求1所述的存储器装置，包括连接于该些写入驱动器的一电荷泵浦电路(ChargePumpCircuitry)，用以提供平行施加于该组N条位线的该些脉冲的所需功率。7.一种操作一包括多条位线的存储器阵列的方法，该方法包括：执行一写入程序，该写入序列包括多个脉冲；连接N个写入驱动器于多条位线中所选的一组N条位线；在该写入程序中分配多个允许数量给多个脉冲及验证循环，分配给至少一脉冲及验证循环的该允许数量与分配给另一脉冲及验证循环的该允许数量不同，且少于N；以及在该些脉冲及验证循环...

【专利技术属性】
技术研发人员：洪俊雄，陈嘉荣，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾,71