具有封装测试作用的芯片电极并列结构制造技术

本实用新型专利技术公开了具有封装测试作用的芯片电极并列结构，包括封装电极和晶圆测试电极，封装电极与晶圆测试电极并联成对排布，其中，封装电极距离晶圆测试电极的距离为10um～30um，封装电极的边长为60um～90um，晶圆测试电极的边长为30um～40um；本实用新型专利技术的芯片电极并列结构，能够使得封装电极与晶圆测试电极在物理和功能上进行隔离，从而消除在生产环节因测试、制造对封装电极造成的破坏性影响；同时，因晶圆测试电极的损伤对封装无影响，所以能够适当增加测试扎针次数，避免传统结构上由于多次测试造成的电极损伤严重无法封装的隐患，降低产品报废成本。

【技术实现步骤摘要】
具有封装测试作用的芯片电极并列结构
本技术涉及半导体
，特别涉及具有封装测试作用的芯片电极并列结构。
技术介绍
半导体晶圆（WAFER）测试通常是通过探针系统（PROBE）、测试探卡与芯片电极实现自动对准精准互连后，由自动测试设备ATE实现功能与性能筛选测试。半导体的封装是内部将芯片电极与引线框架形成良好结合，以提供芯片与封装外引脚的电流通路，外部用相关材料形成坚固密封的保护外壳，因此，芯片电极是半导体晶圆测试与封装的桥梁，其可靠性和重要性不言而喻。但是，在当前的传统半导体封装方案中，采取晶圆测试和封装共用同一电极的方案，如图1所示，为现有的芯片电极结构分布图，其中101为芯片电极，102为芯片，封装与晶圆测试复用同一电极；图2为现有具体实施的芯片电极焊线封装示意图，其中，201为芯片电极，202为芯片，203为焊接金属线，204为框架焊盘，焊接金属线203以超声键合方式将芯片电极201与框架焊盘204连接，晶圆测试造成的电极损伤会影响键合质量和可靠性。当前的芯片电极封装方案存在以下不足：1．当前芯片测试大规模使用悬臂针测试方案，悬臂针为铼钨合金材料，晶圆测试连接是通过探针接触电极后施加垂直压力实现，探针存在受力形变位移，因此不可避免的对电极表面产生损伤。该损伤形状不完全可控，同时在长时间的晶圆测试过程中探针受到污染、磨损形变，也会加大电极表面损伤，在生产过程中一般要经过2～3次晶圆测试，在高可靠性领域芯片甚至要经受住6～10次不同温度下的晶圆测试，这种多次测试受力累积的时长会扩大电极损伤面积。2．晶圆测试后的减划工序中，因为电极其致密的表面保护在前道测试受到破坏，所以减划过程中更容易受相关化学物质腐蚀影响，从而导致电极损伤范围进一步被扩大，影响封装质量和可靠性，严重的甚至因电极无法键合而报废。3．经受晶圆测试后的电极表面被破坏，失去了应有的平整和保护特性，在封装压焊中会导致受力不均增加电极和芯片受损风险。这种受损是电极下面半导体材料层的损伤，大多是不可见的材料结构损伤，在长时间使用过程中在电压、温度等应力作用下会引发电损伤，导致芯片工作异常或提前失效，产品质量和性能大打折扣。因此，现有的传统芯片电极结构，受以上的诸多相互影响因素限制，对晶圆测试次数有严格的限制，通常电极只可承受3～5次测试，损伤严重的电极如果下放,生产将会徒增成本，带来产品的可靠性和质量方面的隐患。
技术实现思路
针对上述现有技术中存在的不足，本技术的目的是提供具有封装测试作用的芯片电极并列结构，在产品设计期初根据封装和晶圆测试需求划分独立形成封装电极和晶圆测试电极，使封装电极与晶圆测试电极物理上和功能上隔离，从而极大地提升半导体芯片焊接的质量和可靠性。为了达到上述技术目的，本技术所采用的技术方案是：一种具有封装测试作用的芯片电极并列结构，所述芯片电极并列结构包括封装电极和晶圆测试电极，封装电极与晶圆测试电极成对并列排布，其中，封装电极距离晶圆测试电极的距离为10um～30um，封装电极的边长为60um～90um，晶圆测试电极的边长为30um～40um。本技术由于改进了传统的芯片电极设计结构布局，在产品设计期初根据封装和晶圆测试需求划分独立的封装电极和晶圆测试电极，在封装电极旁，在占用极少空间面积且不增加成本的情况下，并联设计专用的小尺寸晶圆测试电极，使晶圆测试电极与封装电极物理上隔离，所获得的有益效果是，在半导体的封装、晶圆测试、生产环节不会对封装电极造成物理损伤，从而极大提升封装焊接的质量和可靠性；同时，因晶圆测试电极的损伤对封装无影响，所以能够适当增加测试扎针次数，避免传统结构上由于多次测试造成的电极损伤严重无法封装的隐患，降低产品报废成本。下面结合附图和具体实施方式对本技术做进一步说明。附图说明图1是现有的芯片电极结构分布图。图2是现有的具体实施的芯片电极焊线封装示意图。图3是本技术具体实施的芯片电极并列结构图。图4是本技术具体实施的芯片电极并列结构焊线封装示意图。具体实施方式参看图3，为本技术具体实施的芯片电极并列结构图，其中，301为封装电极，302为晶圆测试电极。该芯片电极并列结构包括封装电极301和晶圆测试电极302，封装电极301与晶圆测试电极302并联成对排布，其中，封装电极301距离晶圆测试电极302的距离为10um～30um，封装电极301的边长为60um～90um，晶圆测试电极302的边长为30um～40um。芯片在版图阶段，根据封装需求规划封装电极排布区域；同时，在距离封装电极10um～30um处并联设计边长为30um～40um的晶圆测试电极；这样，能够选用不同的封装电极尺寸、封装材料尺寸、焊线参数进行仿真优化，获取封装、测试电极坐标、尺寸参数，实施这种芯片电极并列结构布局。参看图4，本技术具体实施的芯片电极并列结构焊线封装示意图，其中，401为封装电极，402为晶圆测试电极，403为芯片，404为框架焊盘，405为焊接金属线。即402为功能独立的晶圆晶圆测试电极，焊接金属线405以超声键合方式将封装电极401与框架焊盘404连接，由此实现封装电极401与封装体外引脚的电气通路连接，晶圆测试电极402在晶圆晶圆测试造成的损伤不会施加给封装电极401，因此，能够极大提高合金线的键合质量和可靠性。针对半导体芯片，当前电极方案一般晶圆测试和封装复用同一电极，在晶圆测试、生产环节不可避免的对电极造成损伤，如果分离设计，由于晶圆测试探针直径有不同的参数，且远小于电极尺寸，通过精简设计，因此我们可以大副缩小晶圆测试专用的电极尺寸，并联设计在封装电极旁，既不增加芯片面积成本，又不影响测试，同时提升了焊线封装的可靠性和寿命。本技术并不限于上文讨论的实施方式，以上对具体实施方式的描述旨在于为了描述和说明本技术涉及的技术方案。基于本技术启示的显而易见的变换或替代也应当被认为落入本技术的保护范围；以上的具体实施方式用来揭示本技术的最佳实施方法，以使得本领域的普通技术人员能够应用本技术的多种实施方式以及多种替代方式来达到本技术的目的。本文档来自技高网...

【技术保护点】
1.一种具有封装测试作用的芯片电极并列结构，其特征在于，所述芯片电极并列结构包括封装电极和晶圆测试电极，封装电极与晶圆测试电极并联成对排布，其中，封装电极距离晶圆测试电极的距离为10um～30um，封装电极的边长为60um～90um，晶圆测试电极的边长为30um～40um。

【技术特征摘要】
1.一种具有封装测试作用的芯片电极并列结构，其特征在于，所述芯片电极并列结构包括封装电极和晶圆测试电极，封装电极与晶圆测试电极并联成对排...

【专利技术属性】
技术研发人员：欧阳睿，肖金磊，许秋林，杨树坤，胡博，陈凝，
申请(专利权)人：紫光同芯微电子有限公司，
类型：新型
国别省市：北京,11