一种半导体器件及其制作方法、电子装置制造方法及图纸

技术编号:19431367 阅读:6 留言:0更新日期:2018-11-14 11:50
本发明专利技术提供一种半导体器件及其制作方法、电子装置,该制作方法包括:提供半导体衬底,在所述半导体衬底上形成隔离结构和被所述隔离结构分割的有源区;在所述有源区上形成浮栅和位于所述浮栅之上的控制栅;在所述有源区和隔离结构之上形成层间介电层,所述层间介电层形成在所述控制栅之间的间隙中,并且覆盖所述控制栅;其中,所述隔离结构包括位于所述半导体衬底上的第一区域和位于所述第一区域之上的第二区域,所述隔离结构的第二区域包括位于外侧的绝缘层和被所述绝缘层包围位于内部的位线空气隙。该制作方法可以降低位线干扰和串扰问题,提高快闪存储器的性能以及循环周期/读写次数。该半导体器件和电子装置具有类似的优点。

【技术实现步骤摘要】
一种半导体器件及其制作方法、电子装置
本专利技术涉及半导体
,具体而言涉及一种半导体器件及其制作方法、电子装置。
技术介绍
随着半导体制程技术的发展,在存储装置方面已开发出存取速度较快的快闪存储器(flashmemory)。快闪存储器具有可多次进行信息的存入、读取和擦除等动作,且存入的信息在断电后也不会消失的特性,因此,快闪存储器已成为个人电脑和电子设备所广泛采用的一种非易失性存储器。而NAND(与非门)快速存储器由于具有大存储容量和相对高的性能,广泛用于读/写要求较高的领域。然而,串扰和干扰问题普遍存在于常规NAND快闪存储器中,串扰和干扰问题是当编程时邻近位存储单元(bitcell)的电场作用引起的电容耦合效应。并且随着器件尺寸的缩小,如果继续使用常规的介电氧化物,位线(bitline)之间的串扰和干扰问题会越来越严重。因此,减小串扰和干扰问题变得越来越重要,尤其是对于2x/1xnm的NAND快速存储器。因此有必要提出一种新的半导体器件的制作方法,以解决上述问题。
技术实现思路

技术实现思路
部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。针对现有技术的不足,本专利技术提出一种半导体器件的制作方法,可以降低快闪存储器的位线干扰和串扰问题,从而提高快闪存储器的性能,以及循环周期/读写次数。为了克服目前存在的问题,本专利技术一方面提供一种半导体器件的制作方法,该方法包括:提供半导体衬底,在所述半导体衬底上形成隔离结构和被所述隔离结构分割的有源区;在所述有源区上形成浮栅和位于所述浮栅之上的控制栅;在所述有源区和隔离结构之上形成层间介电层,所述层间介电层形成在所述控制栅之间的间隙中,并且覆盖所述控制栅;其中,所述隔离结构包括位于所述半导体衬底上的第一区域和位于所述第一区域之上的第二区域,所述隔离结构的第二区域包括位于外侧的绝缘层和被所述绝缘层包围位于内部的位线空气隙。进一步地,在位于所述控制栅之间间隙的所述层间介电层中形成字线空气隙。进一步地,在所述半导体衬底上形成所述隔离结构和被所述隔离结构分割的所述有源区的步骤包括:在所述半导体衬底上依次形成隔离结构材料层、牺牲层和隔离结构硬掩膜层;对所述隔离结构硬掩膜层、所述牺牲层和所述隔离结构材料层进行图形化,以形成所述隔离结构的第一区域和位于所述隔离结构的第一区域之上图形化的牺牲层和图形化的隔离结构硬掩膜层;在所述牺牲层的外侧形成绝缘层;在所述半导体衬底上形成有源区,所述有源区位于所述隔离结构之间的间隙中,所述有源区的高度与所述隔离结构的高度一致;去除所述牺牲层以形成所述隔离结构的第二区域。进一步地,所述去除所述牺牲层以形成所述隔离结构的第二区域的步骤在形成所述控制栅之后,形成所述层间介电层之前执行。进一步地,所述牺牲层为多晶硅层。进一步地,通过对所述牺牲层执行氧化工艺,以形成位于所述牺牲层外侧的所述绝缘层。进一步地,在形成所述控制栅之后,去除所述牺牲层之前还包括:在所述浮栅和控制栅的侧壁上形成间隙壁。进一步地,在所述有源区上形成浮栅的步骤包括:在所述有源区上形成栅极氧化层和位于所述栅极氧化层之上的浮栅材料层;对所述浮栅材料层进行平坦化,以形成所述浮栅,所述浮栅的高度与所述隔离结构硬掩膜层的高度一致。进一步地,在所述有源区上形成所述浮栅之后还包括:去除所述隔离结构硬掩膜层。进一步地,在所述浮栅上形成控制栅的步骤包括:在所述浮栅的表面和侧壁上形成所述隔离层;在所述隔离层上形成控制栅材料层和位于所述控制栅材料层之上的控制栅硬掩膜层;对所述控制栅硬掩膜层和所述控制栅材料层进行图形化,以形成所述控制栅,所述控制栅沿垂直于所述有源区的方向延伸。进一步地,所述层间介电层为等离子增强化学气相沉积氧化层。根据本专利技术的半导体器件的制作方法,通过在位线之间形成空气隙,以使用空气作为位线之间介电层,从而降低位线之间介电层的介电常数,改善位线之间的串扰和干扰问题,提高器件性能。并且同时,由于在字线之间也形成空气隙,并使用空气作为字线之间的介电层,从而还使得由电容耦合效应导致的字线干扰降低,进而提高了快闪存储器的循环周期/读写次数。本专利技术另一方面提供一种半导体器件,该半导体器件包括:半导体衬底,在所述半导体衬底上形成有隔离结构和被所述隔离结构分割的有源区;在所述有源区上形成浮栅和位于所述浮栅之上的控制栅;在所述有源区和隔离结构之上形成有层间介电层,所述层间介电层形成在所述控制栅之间的间隙中,并且覆盖所述控制栅;其中,所述隔离结构包括位于所述半导体衬底上的第一区域和位于所述第一区域之上的第二区域,所述隔离结构的第二区域包括位于外侧的绝缘层和被所述绝缘层包围位于内部的位线空气隙。进一步地,在位于控制栅之间间隙的所述层间介电层中形成有字线空气隙。进一步地,所述控制栅包括多晶硅层和位于所述多晶硅层之上的金属层,所述控制栅沿垂直于所述有源区的方向延伸。进一步地,所述金属层为金属钨层。本专利技术提出的半导体器件,由于在位线之间形成空气隙,并使用空气作为位线之间的介电层,从而降低了位线之间介电层的介电常数,改善了位线之间的串扰和干扰问题,提高了器件性能。并且同时,由于在字线之间也形成有空气隙,并使用空气作为字线之间的介电层,从而还使得由电容耦合效应导致的字线干扰降低,进而提高了快闪存储器的循环周期/读写次数。本专利技术再一方面提供一种电子装置,其包括如上所述的种半导体器件以及与所述半导体器件相连接的电子组件本专利技术提出的电子装置,由于具有上述半导体器件,因而具有类似的优点。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述,用来解释本专利技术的原理。附图中:图1示出了根据本专利技术一实施方式的半导体器件的制作方法的步骤流程图;图2A~图14A示出了根据本专利技术一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的剖面示意图;图2B~图14B示出了根据本专利技术一实施方式的半导体器件的制作方法依次实施各步骤所获得半导体器件的剖面示意图;图14C示出了根据本专利技术一实施方式的半导体器件的沿字线方向的剖视图;图14D示出了根据本专利技术一实施方式的半导体器件的沿位线方向的剖视图;图15示出了根据本专利技术一实施方式的半导体器件的示意性版图,其中图2A~图14A为沿X方向的剖面图,图2B~图14B为依次与图2A~图14A对应的沿Y方向的剖面图;图16示出了根据本专利技术一实施方式的电子装置的示意图。具体实施方式在下文的描述中,给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本专利技术发生混淆,对于本领域公知的一些技术特征未进行描述。应当理解的是,本专利技术能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本专利技术的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。应当明白,当元件或层被称为“在…上”、本文档来自技高网...

【技术保护点】
1.一种半导体器件的制作方法,其特征在于,包括:提供半导体衬底,在所述半导体衬底上形成隔离结构和被所述隔离结构分割的有源区;在所述有源区上形成浮栅和位于所述浮栅之上的控制栅;在所述有源区和隔离结构之上形成层间介电层,所述层间介电层形成在所述控制栅之间的间隙中,并且覆盖所述控制栅;其中,所述隔离结构包括位于所述半导体衬底上的第一区域和位于所述第一区域之上的第二区域,所述隔离结构的第二区域包括位于外侧的绝缘层和被所述绝缘层包围位于内部的位线空气隙。

【技术特征摘要】
1.一种半导体器件的制作方法,其特征在于,包括:提供半导体衬底,在所述半导体衬底上形成隔离结构和被所述隔离结构分割的有源区;在所述有源区上形成浮栅和位于所述浮栅之上的控制栅;在所述有源区和隔离结构之上形成层间介电层,所述层间介电层形成在所述控制栅之间的间隙中,并且覆盖所述控制栅;其中,所述隔离结构包括位于所述半导体衬底上的第一区域和位于所述第一区域之上的第二区域,所述隔离结构的第二区域包括位于外侧的绝缘层和被所述绝缘层包围位于内部的位线空气隙。2.根据权利要求1所述的半导体器件的制作方法,其特征在于,在位于所述控制栅之间间隙的所述层间介电层中形成字线空气隙。3.根据权利要求2所述的半导体器件的制作方法,其特征在于,在所述半导体衬底上形成所述隔离结构和被所述隔离结构分割的所述有源区的步骤包括:在所述半导体衬底上依次形成隔离结构材料层、牺牲层和隔离结构硬掩膜层;对所述隔离结构硬掩膜层、所述牺牲层和所述隔离结构材料层进行图形化,以形成所述隔离结构的第一区域和位于所述隔离结构的第一区域之上图形化的牺牲层和图形化的隔离结构硬掩膜层;在所述牺牲层的外侧形成绝缘层;在所述半导体衬底上形成有源区,所述有源区位于所述隔离结构之间的间隙中,所述有源区的高度与所述隔离结构的高度一致;去除所述牺牲层以形成所述隔离结构的第二区域。4.根据权利要求3所述的半导体器件的制作方法,其特征在于,所述去除所述牺牲层以形成所述隔离结构的第二区域的步骤在形成所述控制栅之后,形成所述层间介电层之前执行。5.根据权利要求3或4所述的半导体器件的制作方法,其特征在于,所述牺牲层为多晶硅层。6.根据权利要求5所述的半导体器件的制作方法,其特征在于,通过对所述牺牲层执行氧化工艺,以形成位于所述牺牲层外侧的所述绝缘层。7.根据权利要求5所述的半导体器件的制作方法,其特征在于,在形成所述控制栅之后,去除所述牺牲层之前还包括:在所述浮栅和控制栅的侧壁上形成间隙...

【专利技术属性】
技术研发人员:李冠华杨海玩
申请(专利权)人:中芯国际集成电路制造上海有限公司中芯国际集成电路制造北京有限公司
类型:发明
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1