用于3D封装的应力补偿层制造技术

提供了用于封装的应力补偿层及其形成方法。应力补偿层放置在基板的与集成电路管芯相对的面上。应力补偿层被设计成抵消由位于基板的管芯面上的结构施加的至少一些应力，诸如，由至少部分地封装第一集成电路管芯的模塑料所施加的应力。封装件也可以与基板电连接。本发明专利技术提供了用于3D封装的应力补偿层。

【技术实现步骤摘要】
用于3D封装的应力补偿层本申请是2012年05月07日提交的优先权日为2012年01月11日的申请号为201210139446.3的名称为“用于3D封装的应力补偿层”的专利技术专利申请的分案申请。
本专利技术涉及半导体制造，具体而言，涉及用于3D封装的半导体器件及其形成方法。
技术介绍
自从专利技术了集成电路(IC)以来，由于各种电子元件(即，晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体产业经历了持续快速的增长。在大多数情况下，集成密度的这种提高源自于最小部件尺寸的不断减小，从而容许在给定的区域内集成更多的元件。这些集成改进从本质上来说基本上是二维(2D)的，因为集成元件所占用的空间基本上是在半导体晶圆的表面上。虽然光刻技术的显著改进带来了2DIC形成的明显改进，但对在二维中所能达到的密度存在物理限制。其中的一个限制就是制造这些元件所需要的最小尺寸。而且，当将越多的器件放入一个芯片中时，所需要的设计也就越复杂。为了进一步提高电路密度，对三维(3D)IC进行了研究。在典型的3DIC形成工艺中，将两个管芯接合在一起，并且在每个管芯和基板上的接触焊盘之间形成电连接件。例如，尝试的一种方法涉及将两个管芯接合在彼此的顶部上。然后将堆叠的管芯接合至载体基板，并且引线接合将每个管芯上的接触焊盘与载体基板上的接触焊盘电连接起来。另一种3D封装采用堆叠式封装(packaging-on-packaging，PoP)或者中介层技术(interposertechniques)来堆叠管芯从而减小形状因素。PoP包括将第一管芯电连接至硅中介层，将另一封装管芯放置在第一管芯上方并电连接至该硅中介层。然后将硅中介层电连接至另一基板，诸如印刷电路板。
技术实现思路
一方面，本专利技术提供了一种半导体器件，包括：第一基板，具有第一面和第二面；第一管芯，安装在所述第一基板的所述第一面上；模塑料，形成在所述第一基板的所述第一面的至少一部分的上方；应力补偿层，形成在所述第一基板的所述第二面的上方；以及第二基板，在所述第一面上与所述第一基板电连接。在所述的半导体器件中，所述应力补偿层的厚度为约其中，CTEMolding是所述模塑料的热膨胀系数；EMolding是所述模塑料的杨氏模量；THKMolding是所述模塑料的厚度；CTECompensation是所述应力补偿层的热膨胀系数；以及ECompensation是所述应力补偿层的杨氏模量。在所述的半导体器件中，所述第一基板包括硅中介层。所述的半导体器件还包括：第二管芯，所述第二管芯与所述第一基板的所述第一面电连接。所述的半导体器件还包括：管芯封装件，所述管芯封装件设置在所述第一管芯上方并与所述第一基板电连接，所述管芯封装件包括所述第二基板和第二管芯。在所述的半导体器件中，所述应力补偿层包括模塑料。另一方面，本专利技术还提供了一种半导体器件，包括：第一封装件，所述第一封装件包括第一集成电路管芯；第一基板，所述第一基板具有位于第一面上的第一组导电部件和位于第二面上的第二组导电部件，所述第一封装件与所述第一基板的所述第一面上的所述第一组导电部件中的第一子集连接；第二集成电路管芯，与所述第一基板的所述第一面上的所述第一组导电部件中的第二子集电连接；模塑料，至少部分地封装所述第二集成电路管芯；以及应力补偿层，沿着所述第一基板的所述第二面，所述应力补偿层具有在其中形成的开口，所述开口用于至少部分地暴露出位于所述第一基板的所述第二面上的所述第二组导电部件中的对应导电部件，所述应力补偿层以与所述模塑料施加的应力相反的方向施加作用力。在所述的半导体器件中，所述第二集成电路管芯的上表面被暴露出来。在所述的半导体器件中，所述第一基板包括硅中介层。在所述的半导体器件中，在所述第二集成电路管芯和所述第一封装件之间存在气隙。在所述的半导体器件中，所述应力补偿层包括流体模塑料层。在所述的半导体器件中，所述应力补偿层包含聚酰亚胺。在所述的半导体器件中，所述应力补偿层的厚度为约其中：CTEMolding是所述模塑料的热膨胀系数；EMolding是所述模塑料的杨氏模量；THKMolding是所述模塑料的厚度；CTECompensation是所述应力补偿层的热膨胀系数；以及ECompensation是所述应力补偿层的杨氏模量。又一方面，本专利技术提供了一种形成半导体器件的方法，所述方法包括：提供具有第一面和相对的第二面的第一基板；将所述第一管芯接合至所述第一基板的所述第一面；在所述第一基板的所述第一面上形成模塑料；以及在所述第一基板的所述第二面上形成应力补偿层。所述的方法还包括：确定所述应力补偿层的所需厚度，所述确定至少部分地基于所述应力补偿层的热膨胀系数。所述的方法还包括：确定所述应力补偿层的所需厚度为约其中：CTEMolding是所述模塑料的热膨胀系数；EMolding是所述模塑料的杨氏模量；THKMolding是所述模塑料的厚度；CTECompensation是所述应力补偿层的热膨胀系数；以及ECompensation是所述应力补偿层的杨氏模量。所述的方法还包括：将管芯封装件连接至所述第一基板的所述第一面，所述管芯封装件包括第二管芯。在所述的方法中，所述管芯封装件覆盖所述第一管芯。在所述的方法中，所述第一基板包括硅中介层。在所述的方法中，所述应力补偿层包括模塑料。附图说明为了更充分地理解实施例及其优点，现在将结合附图所进行的以下描述作为参考，其中：图1-图5示出了形成实施例的各个中间阶段。具体实施方式在下面详细论述本专利技术实施例的制造和使用。然而，应该理解，实施例提供了许多可以在各种具体环境中实现的可应用的概念。所论述的具体实施例仅仅是制造和使用实施例的说明性具体方式，而不用于限制本专利技术的范围。首先参考图1，示出了根据实施例的第一基板108和第二基板104的截面图。在实施例中，第一基板108是封装件100的元件，封装件100可以包括，例如，经由第一组导电连接件110安装在第一基板108上的第一集成电路管芯106。第一组导电连接件110可以包括例如无铅焊料、共晶铅、导电柱、和/或其组合等。第一基板108可以是例如封装基板、印刷电路板、高密度互联件等。通孔(TV)(未示出)可以用于提供第一集成电路管芯106和位于第一基板108的相对面上的第一组导电部件112之间的电连接件。为了实现不同的引脚结构以及较大的电连接件，第一基板108也可以包括位于第一基板108的一个或者两个表面内和/或位于第一基板108的一个或者两个表面上的再分布线(RDL)(未示出)。也可以在元件上方形成密封件或者重叠模塑件(overmold)114来保护元件免受环境和外部污染物的损害。根据实施例，第二基板104还可以具有安装在其上的第二集成电路管芯102。如下面将会更详细论述的那样，封装件100电连接至第二基板104，进而产生了堆叠式封装件(PoP)。第二基板104还包括位于第二基板104的与安装第二集成电路管芯102相同的表面上的第二组导电部件116，以及沿着第二基板104的与第二集成电路管芯102相对面的第三组导电部件118。在该实施例中，第二基板104提供了第一集成电路管芯106和第二集成电路管芯102之间、和/或通过随后形成的导电连接件组(参见图5)在第二本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：第一基板，具有第一面和第二面；第一管芯，安装在所述第一基板的所述第一面上；模塑料，形成在所述第一基板的所述第一面的至少一部分的上方；应力补偿层，形成在所述第一基板的所述第二面的上方；以及第二基板，在所述第一面上与所述第一基板电连接；其中，所述应力补偿层的厚度为

【技术特征摘要】
2012.01.11 US 13/348,4491.一种半导体器件，包括：第一基板，具有第一面和第二面；第一管芯，安装在所述第一基板的所述第一面上；模塑料，形成在所述第一基板的所述第一面的至少一部分的上方；应力补偿层，形成在所述第一基板的所述第二面的上方；以及第二基板，在所述第一面上与所述第一基板电连接；其中，所述应力补偿层的厚度为其中，CTEMolding是所述模塑料的热膨胀系数；EMolding是所述模塑料的杨氏模量；THKMolding是所述模塑料的厚度；CTECompensation是所述应力补偿层的热膨胀系数；以及ECompensation是所述应力补偿层的杨氏模量。2.根据权利要求1所述的半导体器件，还包括第二管芯，所述第二管芯与所述第一基板的所述第一面电连接。3.根据权利要求1所述的半导体器件，还包括管芯封装件，所述管芯封装件设置在所述第一管芯上方并与所述第一基板电连接，所述管芯封装件包括所述第二基板和第二管芯。4.根据权利要求1所述的半导体器件，其中，所述应力补偿层包括模塑料。5.一种半导体器件，包括：第一封装件，所述第一封装件包括第一集成电路管芯；第一基板，所述第一基板具有位于第一面上的第一组导电部件和位于第二面上的第二组导电部件，所述第一封装件与所述第一基板的所述第一面上的所述第一组导电部件中的第一子集连接；第二集成电路管芯，与所述第一基板的所述第一面上的所述第一组导电部件中的第二子集电连接；模塑料，至少部分地封装所述第二集成电路管芯；以...

【专利技术属性】
技术研发人员：林俊宏，陈玉芬，普翰屏，郭宏瑞，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71