存储器结构及其制造方法技术

本发明专利技术提供一种存储器结构及其制造方法，该存储器结构包括基底、多个堆叠结构、至少一个隔离结构、第二导体层与第二介电层。堆叠结构设置于基底上。各个堆叠结构包括依序设置在基底上的第一介电层与第一导体层。在相邻两个堆叠结构之间具有第一开口，且第一开口延伸至基底中。隔离结构设置于第一开口中，且覆盖第一介电层的侧壁。在隔离结构中具有凹陷，而使得隔离结构的顶部轮廓为漏斗状。第二导体层设置于堆叠结构上，且填入第一开口中。第二介电层设置于第二导体层与第一导体层之间。上述存储器结构与其制造方法可有效地提高存储器元件的效能与可靠度。

Memory structure and manufacturing method thereof

The invention provides a memory structure and a manufacturing method thereof, which comprises a base, a plurality of stacking structures, at least one isolation structure, a second conductor layer and a second dielectric layer. The stacking structure is arranged on the substrate. The stacking structures include the first dielectric layer and the first conductor layer arranged on the substrate sequentially. There is a first opening between two adjacent stacked structures, and the first opening extends to the base. The isolation structure is arranged in the first opening and covers the side walls of the first dielectric layer. There is a dent in the isolation structure, so that the top outline of the isolation structure is funnel-shaped. The second conductor layer is arranged on the stacking structure and is filled into the first opening. The second dielectric layer is arranged between the second conductor layer and the first conductor layer. The memory structure and the manufacturing method thereof can effectively improve the efficiency and reliability of the memory element.

【技术实现步骤摘要】
存储器结构及其制造方法
本专利技术涉及一种半导体结构及其制造方法，尤其涉及一种具有浅沟槽隔离(ShallowTrenchIsolation，STI)结构的存储器结构及其制造方法。
技术介绍
随着半导体元件积集度的提高，半导体元件的尺寸也随着不断地缩小，且半导体元件之间的影响也越来越多。一般而言，半导体元件之间是通过隔离结构来彼此隔离，避免过多的影响，并提升元件的可靠度。在存储器元件中，若隔离结构的高度太低，容易产生程序化时的互相干扰，且可能会对穿隧介电层造成伤害，而使得存储器元件的可靠度降低。若隔离结构的高度太高，会导致栅极耦合率(GateCouplingRatio，GCR)下降，而降低存储器元件的效能。
技术实现思路
本专利技术提供一种存储器结构与其制造方法，其可有效地提高存储器元件的效能与可靠度。本专利技术提出一种存储器结构，包括基底、多个堆叠结构、至少一个隔离结构、第二导体层与第二介电层。堆叠结构设置于基底上。各个堆叠结构包括依序设置在基底上的第一介电层与第一导体层。在相邻两个堆叠结构之间具有第一开口，且第一开口延伸至基底中。隔离结构设置于第一开口中，且覆盖第一介电层的侧壁。在隔离结构中具有凹陷，而使得隔离结构的顶部轮廓为漏斗状。第二导体层设置于堆叠结构上，且填入第一开口中。第二介电层设置于第二导体层与第一导体层之间。本专利技术提出一种存储器结构的制造方法，包括以下步骤。在基底上形成多个堆叠结构。各个堆叠结构包括依序设置在基底上的第一介电层与第一导体层。在相邻两个堆叠结构之间具有第一开口，且第一开口延伸至基底中。在第一开口中形成至少一个隔离结构。隔离结构覆盖第一介电层的侧壁。在隔离结构中具有凹陷，而使得隔离结构的顶部轮廓为漏斗状。在堆叠结构上形成第二介电层。在第二介电层上形成第二导体层。第二导体层填入第一开口中。基于上述，在本专利技术的存储器结构及其制造方法中，在隔离结构中具有凹陷，而使得隔离结构的顶部轮廓为漏斗状。由于存储器结构具有顶部轮廓为漏斗状的隔离结构，所以隔离结构在第一开口的侧壁保有一定的高度，且覆盖住第一介电层的侧壁，因此隔离结构可保护第一介电层的侧壁，且可防止程序化时的互相干扰，以提升存储器元件的可靠度。此外，由于在顶部轮廓为漏斗状的隔离结构中具有凹陷，因此可有效地提升栅极耦合率，进而提升存储器元件的效能。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所示附图作详细说明如下。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1A至图1I为本专利技术一实施例的存储器结构的制造流程剖面图。附图标记说明：100：基底；102：第一介电材料层；102a：第一介电层；104：第一导体材料层；104a：第一导体层；106：缓冲材料层；106a：缓冲层；108：罩幕材料层；108a：罩幕层；110：图案化光致抗蚀剂层；112：第一开口；114：衬材料层；114a：衬层；116：第一隔离材料层；116a：第一隔离层；118：第二开口；120：第二隔离材料层；120a：第二隔离层；122：堆叠结构；124：隔离结构；126：凹陷；128：第二介电层；130：第二导体层；132：存储器结构。具体实施方式请参照图1A，在基底100上依序形成第一介电材料层102、第一导体材料层104、缓冲材料层106与罩幕材料层108。基底100可为半导体基底，如硅基底。第一介电材料层102的材料例如是氧化硅，且例如是以热氧化法形成。第一导体材料层104的材料例如是掺杂多晶硅，且例如是以化学气相沉积法形成。缓冲材料层106的材料例如是氧化硅，且例如是以化学气相沉积法形成。罩幕材料层108的材料例如是氮化硅，且例如是以化学气相沉积法形成。接着，在罩幕材料层108上形成图案化光致抗蚀剂层110。图案化光致抗蚀剂层110可通过微影制程所形成。然后，请参照图1B，以图案化光致抗蚀剂层110为罩幕，移除部分罩幕材料层108、部分缓冲材料层106、部分第一导体材料层104、部分第一介电材料层102与部分基底100，而形成第一开口112，且依序在基底100上形成第一介电层102a、第一导体层104a、缓冲层106a与罩幕层108a。第一介电层102a可用以作为穿隧介电层，且第一导体层104a可用以作为浮置栅极。接下来，移除图案化光致抗蚀剂层110。图案化光致抗蚀剂层110的移除方法例如是干式去光致抗蚀剂法或湿式去光致抗蚀剂法。之后，请参照图1C，可在第一开口112的表面上形成衬材料层114。举例来说，衬材料层114可形成在第一开口112中的基底100的表面上、第一介电层102a的侧壁上、第一导体层104a的侧壁上与缓冲层106a的侧壁上。衬材料层114的材料例如是氧化物，如氧化硅。衬材料层114的形成方法例如是临场蒸气产生法(insitusteamgeneration，ISSG)或等离子体式氧化制程(PlasmaOxidation)。继之，形成填入第一开口112中的第一隔离材料层116。第一隔离材料层116可位于衬材料层114上。在第一隔离材料层116中具有第二开口118。第一隔离材料层116的材料例如是氧化物，如氧化硅。第一隔离材料层116的形成方法例如是进行增强高深宽比沟填制程(enhancedhighaspectratioprocess，eHARP)。随后，在第一隔离材料层116上形成填满第二开口118的第二隔离材料层120。第二隔离材料层120的材料例如是氧化物，如旋涂式玻璃(SPIN-ONGLASS，SOG)。第二隔离材料层120的形成方法例如是旋转涂布法。再者，请参照图1D，移除位于第一开口112以外的第二隔离材料层120与第一隔离材料层116。移除方法例如是化学机械研磨法。接着，请参照图1E，进行第一干蚀刻制程，以移除位于第一开口112中的部分第一隔离材料层116与部分第二隔离材料层120，进而降低第一隔离材料层116的高度与第二隔离材料层120的高度。第一干蚀刻制程例如是反应性离子蚀刻(RIE)制程。此外，在第一干蚀刻制程中，可同时移除部分衬材料层114。然后，请参照图1F，进行第一湿蚀刻制程，以移除罩幕层108a。第一湿蚀刻制程所使用的蚀刻剂例如是热磷酸。接下来，请参照图1G，进行第二干蚀刻制程，以移除位于第一导体层104a的侧壁上的部分第一隔离材料层116，而形成第一隔离层116a。第二干蚀刻制程例如是SiCoNi蚀刻制程。此外，在第二干蚀刻制程中，可同时移除部分衬材料层114，而形成衬层114a，且可同时移除部分第二隔离材料层120，也可同时移除缓冲层106a，而在基底100上形成多个堆叠结构122。堆叠结构122包括依序设置在基底100上的第一介电层102a与第一导体层104a。之后，请参照图1H，进行第二湿蚀刻制程，以移除位于第二开口118中的部分第二隔离材料层120，而形成第二隔离层120a。第二隔离层120a的顶部低于第一隔离层116a的顶部。此外，在第二干蚀刻制程中，可同时移除部分第一隔离本文档来自技高网...

【技术保护点】
1.一种存储器结构，其特征在于，包括：基底；多个堆叠结构，设置于所述基底上，其中各所述堆叠结构包括依序设置在所述基底上的第一介电层与第一导体层，在相邻两个堆叠结构之间具有第一开口，且所述第一开口延伸至所述基底中；至少一隔离结构，设置于所述第一开口中，且覆盖所述第一介电层的侧壁，其中在所述至少一隔离结构中具有凹陷，而使得所述至少一隔离结构的顶部轮廓为漏斗状；第二导体层，设置于所述多个堆叠结构上，且填入所述第一开口中；以及第二介电层，设置于所述第二导体层与所述第一导体层之间。

【技术特征摘要】
1.一种存储器结构，其特征在于，包括：基底；多个堆叠结构，设置于所述基底上，其中各所述堆叠结构包括依序设置在所述基底上的第一介电层与第一导体层，在相邻两个堆叠结构之间具有第一开口，且所述第一开口延伸至所述基底中；至少一隔离结构，设置于所述第一开口中，且覆盖所述第一介电层的侧壁，其中在所述至少一隔离结构中具有凹陷，而使得所述至少一隔离结构的顶部轮廓为漏斗状；第二导体层，设置于所述多个堆叠结构上，且填入所述第一开口中；以及第二介电层，设置于所述第二导体层与所述第一导体层之间。2.根据权利要求1所述的存储器结构，其特征在于，所述至少一隔离结构的顶部低于所述多个堆叠结构的顶部。3.根据权利要求1所述的存储器结构，其特征在于，所述凹陷的形状包括弧形。4.根据权利要求1所述的存储器结构，其特征在于，所述凹陷的宽度为相邻两个堆叠结构的间距的25％至50％。5.根据权利要求1所述的存储器结构，其特征在于，所述至少一隔离结构包括：第一隔离层，设置于所述第一开口中，且在所述第一隔离层中具有第二开口，其中位于所述第一开口的侧壁上的所述第一隔离层的顶部高于所述第一介电层的顶部；以及第二隔离层，设置于所述第二开口中，其中所述第二隔离层的顶部低于所述第一隔离层的顶部。6.根据权利要求5所述的存储器结构，其特征在于，所述凹陷位于所述第二隔离层。7.根据权利要求5所述的存储器结构，其特征在于，所述至少一隔离结构还包括：衬层，位于所述第一隔离层与所述基底之间以及所述第一隔离层与所述多个堆叠结构之间。8.根据权利要求7所述的存储器结构，其特征在于，所述衬层的材料包括临场蒸气产生氧化物，所述第一隔离层的材料包括增强高深宽比沟填制程氧化物，所述第二隔离层的材料包括旋涂式玻璃。9.一种存储器结构的制造方法，其特征在于，包括：在基底上形成多个堆叠结构，其中各所述堆叠结构包括依序设置在所述基底上的第一介电层与第一导体层，在相邻两个堆叠结构之间具有第一开口，且所述第一开口延伸至所述基底中；在所述第一开口中形成至少一隔离结构，其中所述至少一隔离结构覆盖所述第一介电层的侧壁，且在所述至少一隔离结构中具有凹陷，而使得所述至少一隔离结构的顶部轮廓为漏斗状；在所述多个堆叠结构上形成第二介电层；以及在所述第二介电层上形成第二导体层，其中所述第二导体层填入所述第一开口中。10.根...

【专利技术属性】
技术研发人员：刘重显，陈俊旭，蒋汝平，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾,71