The invention discloses a coherent optical communication data-free high-speed serial-parallel conversion buffer memory, which comprises a connection M channel, an L-bit time interleaved data converter, a N-depth data direct acquisition transmitter memory, a serial-parallel conversion data collation sub-memory connected with each acquisition transmitter memory, and the acquisition and transmission. The high-speed serial-parallel conversion buffer memory is composed of the emitter memory and the data collator memory, so that the read-out and write of the high-speed data converter and the data at the digital signal processor end can be carried out simultaneously, and the data throughput processing can be accelerated by adopting a digital signal processor not limited to the Q-level pipeline of each layer of the P-layer time interleaving architecture. It solves the problem that the high sampling rate of data converter and the low speed digital signal processing module can not meet the real-time processing requirements of the system in ultra-high speed coherent optical communication.
【技术实现步骤摘要】
一种相干光通信免数据重组高速串并转换缓冲存储器
本专利技术涉及集成电路设计
,更具体涉及一种相干光通信免数据重组高速串并转换缓冲存储器及其数字信号处理系统的实现方法。
技术介绍
近年来,在“高清、三维、用户创造内容”的驱动下,海量信息的产生引发了网络带宽以惊人速度增长。到2016年,全球IP流量将达到每年1300艾(1018)字节。根据中国电信公开的数据,其网络传输带宽年复合增长率超过80%,5年增长超过10倍。单通道传输容量的提升不仅可以满足传输容量迅猛增长的要求,更重要的是单通道传输容量的提升能够大大降低传送网总投资运维费用,减少核心路由器和波分设备的端口数量,简化网络的管理,节省机房面积、减少能耗,符合发展绿色社会理念。同时,增加传输容量可降低单位带宽的投资。提升系统单通道传输能力,超过100Gbps,达到Tbps量级是光通信领域发展方向。由于光和电采用分立方式,光子与电子技术遵循各自的发展路线,目前光通信系统在功耗、成本、集成度方面遇到提升瓶颈。硅光子技术利用CMOS微电子工艺实现光子器件的集成制备,该技术结合了CMOS技术的超大规模逻辑、超高精度制造的特性和光子技术超高速率、超低功耗的优势,是一种能够解决长技术演进与成本矛盾的颠覆性技术,而在下一代想干光通信技术中对于高速、短时间大量数据的处理是不可回避的问题。在下一代相干光通信系统中,超高速数据转换器转换速率需要达到200Gbps,对于输出数据的校准、处理对于现今处理速率差距较大的数字处理芯片是一个不小的难题。
技术实现思路
本专利技术要解决的技术问题是如何满足超高速光纤通信系统中流行的时间交 ...
【技术保护点】
1.一种相干光通信免数据重组高速串并转换缓冲存储器,其特征在于,包括:连接M通道、L比特时间交织数据转换器、N深度数据直接采集发射子存储器、与每个所述采集发射子存储器连接的串并转换数据整理子存储器、所述采集发射子存储器与所述数据整理子存储器相间组成所述高速串并转换缓冲存储器,使高速数据转换器与数字信号处理器端数据的读出写入可以同时进行,采用不限于P层时间交织架构每层Q级流水的数字信号处理器加快数据吞吐处理。
【技术特征摘要】
1.一种相干光通信免数据重组高速串并转换缓冲存储器,其特征在于,包括:连接M通道、L比特时间交织数据转换器、N深度数据直接采集发射子存储器、与每个所述采集发射子存储器连接的串并转换数据整理子存储器、所述采集发射子存储器与所述数据整理子存储器相间组成所述高速串并转换缓冲存储器,使高速数据转换器与数字信号处理器端数据的读出写入可以同时进行,采用不限于P层时间交织架构每层Q级流水的数字信号处理器加快数据吞吐处理。2.根据权利要求1所述的一种相干光通信免数据重组高速串并转换缓冲存储器,其特征在于,连接M通道、L比特时间交织数据转换器、N深度数据直接采集发射子存储器具体为连接数模转换器时为发射功能,连接模数转换器时为采集功能,数据转换器采用时间交织架构,即M通道、L比特的数模模数转换器高速通道切换循环连续进行。3.根据权利要求1所述的一种相干光通信免数据重组高速串并转换缓冲存储器,其特征在于,N深度数据直接采集发射子存储器中每通道每比特与N长度移位寄存器链连接,所述移位寄存器之间不添加其他数据通路的模块或门,采集满以及发射完N深度数据后自动切换到下一数据采集发射子存储器,同时M通道N深度寄存器堆切换连接方式使不同通道之间顺次连接拼接为M×N寄存器链,时钟切换为较慢时钟准备将数据送入或存入数据整理子存储器数据,L比特方向数据保持相互独立。4.根据权利要求1所述的一种相干光通信免数据重组高速串并转换缓冲存储器,其特征在于,与每个所述采集发射子存储器连接的串并转换数据整理子存储器具体为:每个采集发射子存储器完成采集发射N深度寄存器链之后各通道寄存器链连接按照时间交织架构顺序依次送入M通道N深度的数据整理子存储器,在数据整理子存储器中切换连接结构使每个寄存器先按照通道顺序连接再每深度顺次连接切换过程可以采用多路选择器,使得寄存器在通道和深度方向都可能存在经过其他模块和门的通路,转换连接结构的数据整理子存储器有L比特输入或输出接口连接数字信号处理模块,完成时间交织架构数据转换器和数字信号处理模块串并转换、高速数据采集发射、以及数据整理操作。5.根据权利要求1所述的一种相干光通信免数据重组高速串并转换缓冲存储器,其特征在于...
【专利技术属性】
技术研发人员:冯亮,
申请(专利权)人:上海北京大学微电子研究院,
类型:发明
国别省市:上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。