一种三模冗余电路结构制造技术

本发明专利技术涉及一种三模冗余电路结构，其包括：第一功能模块、第二功能模块、第三功能模块和表决电路，还包括：第一异或门，其两个输入端分别与所述第一功能模块和第三功能模块的输出端连接，其输出端提供第一输出信号；第二异或门，其两个输入端分别与所述第二功能模块和第三功能模块的输出端连接，其输出端提供第二输出信号；以及或非门，其两个输入端分别与所述第一异或门和第二异或门的输出端连接，其输出端提供复位信号。本发明专利技术不仅可以实现现有TMR结构的功能，即过滤掉一个功能模块的信号翻转，还可以对发生信号翻转的功能模块进行准确定位，并且仅需要进行一次实验，即可检验出三模冗余是否属于过度设计，从而有效节约测试成本。

【技术实现步骤摘要】
一种三模冗余电路结构
本专利技术涉及一种集成电路，尤其涉及一种三模冗余电路结构。
技术介绍
随着超大规模集成电路与航天科技的不断发展，人类对太空领域的研究越来越多，对于航天器的要求也越来越高，其中，航天器中电子器件的可靠性是航天器的一个重要指标，同时也逐渐成为了制约航天发展的主要瓶颈。单粒子效应(singleeventeffect，SEE)是导致航天器中电子器件失效的主要原因之一。SEE主要是宇宙中的高能粒子如重核粒子、α粒子入射器件时，其轨迹上沉积的电荷被敏感节点收集所引起的时序逻辑单元以及存储器的信号翻转和CMOS器件的闩锁效应。例如，基于SRAM的现场可编程门阵列(FieldProgrammableGateArray，FPGA)对于带电粒子的辐射特别敏感，尤其是近年来高密度集成芯片的出现，电路容量增大、操作电压降低使得它们在辐射环境下的可靠性降低，其中，软故障是主要的故障，它是由粒子和PN结相互作用引起的一种暂态故障，软故障对在基于SRAM的FPGA或ASIC(ApplicationSpecificIntegratedCircuit)具有特别严重的影响。由此可见，虽然由于CMOS电路具有速度快，功耗低等优点，CMOS集成电路的发展成为当今的主流，然而实验证明：未经辐射加固的CMOS电路，其抗辐射能力较低，远远不能满足航天及国防领域对电路抗辐射能力的要求，特别是随着半导体器件的集成度不断提高，特征尺寸及工作电压不断降低，对电路的抗辐照加固设计提出了更高的要求。传统的抗辐照设计多集中在工艺库和版图的加固上，但是要完全的抑制单粒子故障的产生是不现实的。为此，现有技术中提出了一种三模冗余(TripleModularRedundancy，TMR)技术，该TMR技术具体是指：三个模块同时执行相同的操作，以多数相同的输出作为表决系统的正确输出，通常称为三取二；三个模块中只要不同时出现两个相同的错误，就能掩蔽掉故障模块的错误，保证系统正确的输出；由于三个模块是互相独立的，两个模块同时出现错误是极小概率事件，故可以大大提高系统的可靠性。由于TMR技术简单性以及高可靠性，因此成为了一个被广泛使用的针对于FPGA或ASIC的单粒子翻转(Single-EventUpset，SEU)的容错技术。如图1所示，现有的TMR结构包括：三个待加固的功能模块A、B、C(在此，以标准的D触发器(D-flipflop，DFF)为例)，以及表决电路1，其中，通过表决电路1对三个D触发器A、B、C的输出信号进行3选2表决，由此减小了DFF数据传输出现软错误的概率，对于一位信号翻转可以通过该3选2的表决电路1过滤。如图2所示，上述表决电路1为由三个与门2和两个或门3组成的逻辑电路，其输出信号Q的值等于输入信号QA、QB和QC中的多数(例如，QA＝1，QB＝1，QC＝0，那么Q＝1)。由此可见，TMR结构利用空间的冗余提高了输出信号的可靠性。然而，上述现有的TMR结构存在以下不足：如果功能模块本身就可以在某阈值单粒子辐射下正常工作而不会发生翻转，那么就不需要使用TMR设计，而若在该情况下使用传统的TMR结构就会造成过度设计，浪费了电路的功耗和面积。因此，为了验证三模冗余设计是否有必要，往往就需要进行三模冗余和非三模冗余两个版本的电路设计，对比它们的输出结果，这就造成了电路测试成本的浪费。
技术实现思路
为了解决上述现有技术存在的问题，本专利技术旨在提供一种三模冗余电路结构，以在实现现有TMR结构功能的基础上，节约检验三模冗余是否属于过度设计的成本。本专利技术所述的一种三模冗余电路结构，其包括：结构相同的第一功能模块、第二功能模块和第三功能模块，以及同时与所述第一功能模块、第二功能模块和第三功能模块的输出端连接的表决电路，所述结构还包括：第一异或门，其两个输入端分别与所述第一功能模块和第三功能模块的输出端连接，其输出端提供第一输出信号；第二异或门，其两个输入端分别与所述第二功能模块和第三功能模块的输出端连接，其输出端提供第二输出信号；以及或非门，其两个输入端分别与所述第一异或门和第二异或门的输出端连接，其输出端提供复位信号。在上述的三模冗余电路结构中，所述表决电路包括：第一与门，其两个输入端分别与所述第一功能模块和第二功能模块的输出端连接；第二与门，其两个输入端分别与所述第一功能模块和第三功能模块的输出端连接；第三与门，其两个输入端分别与所述第二功能模块和第三功能模块的输出端连接；第一或门，其个输入端分别与所述第一与门和第二与门的输出端连接；以及第二或门，其两个输入端分别与所述第一或门和所述第三与门的输出端连接，其输出端提供表决信号。在上述的三模冗余电路结构中，所述第一功能模块、第二功能模块和第三功能模块均为D触发器。由于采用了上述的技术解决方案，本专利技术通过在现有的TMR结构的基础上，新增第一、第二异或门以及或非门，从而不仅可以实现现有TMR结构的功能，即过滤掉一个功能模块的信号翻转，还可以对发生信号翻转的功能模块进行准确定位，并且仅需要进行一次实验，即可检验出三模冗余是否属于过度设计，从而有效节约测试成本。附图说明图1是现有的TMR结构的示意图；图2是现有的TMR结构中表决电路的结构示意图；图3是本专利技术一种三模冗余电路结构的示意图。具体实施方式下面结合附图，给出本专利技术的较佳实施例，并予以详细描述。如图3所示，本专利技术，即一种三模冗余电路结构，包括：第一功能模块A、第二功能模块B、第三功能模块C、表决电路1、第一异或门X、第二异或门Y和或非门Z，其中：第一功能模块A、第二功能模块B和第三功能模块C的结构相同，可以是电路模块或者是芯片等；在本实施例中，第一功能模块A、第二功能模块B和第三功能模块C均为标准的D触发器，这三个D触发器的D端同时接收输入信号D、它们的CLK端同时接收时钟信号CLK，它们的Q端分别提供输出信号QA、QB和QC，当时钟信号CLK的上升沿到来时，Q端的输出值等于D端的输入值，即输出信号QA、QB和QC的值与输入信号D的值相同；表决电路1的三个输入端分别与第一功能模块A、第二功能模块B和第三功能模块C的输出端连接，即，表决电路1同时接收输出信号QA、QB和QC；在本实施例中，表决电路1为3选2表决电路，其结构如图2所示，包括：三个与门2和两个或门3，其中，第一个与门2的两个输入端分别与第一功能模块A和第二功能模块B的输出端连接，第二个与门2的两个输入端分别与第一功能模块A和第三功能模块C的输出端连接，第三个与门2的两个输入端分别与第二功能模块B和第三功能模块C的输出端连接，第一个或门3的两个输入端分别与第一个和第二个与门2的输出端连接，第二个或门3的两个输入端分别与第一个或门3和第三个与门2的输出端连接，该第二个或门3的输出端即为表决电路1的输出端，提供表决信号Q；第一异或门X的两个输入端分别与第一功能模块A和第三功能模块C的输出端连接，其输出端提供第一输出信号S0；第二异或门Y的两个输入端分别与第二功能模块B和第三功能模块C的输出端连接，其输出端提供第二输出信号S1；或非门Z的两个输入端分别与第一异或门X和第二异或门Y的输出端连接，其输出端提供复位信号Reset。本专利技术的工作原理如下：第一异或门X和第二异或门Y的输入信号和输出信本文档来自技高网...

【技术保护点】
1.一种三模冗余电路结构，其包括：结构相同的第一功能模块、第二功能模块和第三功能模块，以及同时与所述第一功能模块、第二功能模块和第三功能模块的输出端连接的表决电路，其特征在于，所述结构还包括：第一异或门，其两个输入端分别与所述第一功能模块和第三功能模块的输出端连接，其输出端提供第一输出信号；第二异或门，其两个输入端分别与所述第二功能模块和第三功能模块的输出端连接，其输出端提供第二输出信号；以及或非门，其两个输入端分别与所述第一异或门和第二异或门的输出端连接，其输出端提供复位信号。

【技术特征摘要】
1.一种三模冗余电路结构，其包括：结构相同的第一功能模块、第二功能模块和第三功能模块，以及同时与所述第一功能模块、第二功能模块和第三功能模块的输出端连接的表决电路，其特征在于，所述结构还包括：第一异或门，其两个输入端分别与所述第一功能模块和第三功能模块的输出端连接，其输出端提供第一输出信号；第二异或门，其两个输入端分别与所述第二功能模块和第三功能模块的输出端连接，其输出端提供第二输出信号；以及或非门，其两个输入端分别与所述第一异或门和第二异或门的输出端连接，其输出端提供复位信号。2.根据权利要求1所述的三模冗余电路结...

【专利技术属性】
技术研发人员：余超，张宇飞，董业民，单毅，常永伟，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，中国科学院大学，
类型：发明
国别省市：上海,31