一种用于抗干扰天线的本振电路制造技术

本实用新型专利技术公开了一种用于抗干扰天线的本振电路，涉及卫星导航定位系统领域，包括单片机，所述单片机连接PLL频率综合器，所述PLL频率综合器通过环路滤波器连接压控振荡器，所述PLL频率综合器、环路滤波器以及压控振荡器组成锁相环路，解决了现有技术中本振信号质量不高、相位噪声质量不佳，且天线的抗干扰性较差的技术问题。

A local oscillator circuit for anti-jamming antenna

The utility model discloses a local oscillator circuit for an anti-interference antenna, which relates to the field of satellite navigation and positioning system, including a single-chip microcomputer connected with a PLL frequency synthesizer, which connects a voltage-controlled oscillator through a loop filter, a PLL frequency synthesizer, a loop filter and a voltage-controlled oscillator. The PLL is composed of a phase-locked loop, which solves the technical problems of low local oscillator signal quality, poor phase noise quality and poor anti-interference of antenna in the prior art.

【技术实现步骤摘要】
一种用于抗干扰天线的本振电路
本技术涉及卫星导航定位系统领域，尤其涉及一种用于抗干扰天线的本振电路。
技术介绍
北斗卫星导航定位系统是我国自主研发的卫星导航定位系统，对我国的国防建设和经济建设都发挥着重要作用。基于北斗卫星导航定位系统的北斗卫星导航接收机将在各领域逐步得到广泛、重要应用，在特殊应用领域还将逐步取代已大量使用的各类GPS卫星导航接收机。由于电磁环境越来越复杂，卫星导航信号越来越容易受到干扰甚至是故意的人为干扰，导致卫星导航接收机无法正常工作；卫星导航抗干扰天线是在中频信号上对干扰信号进行抑制处理实现抗干扰功能，本振电路是实现信号由射频频率变换到中频频率的必要组成电路，并根据选择的中频信号频率确定本振信号频率。本振电路设计布局实现时要根据天线实物进行，以满足天线需求。目前现有类似产品上的本振电路因本振信号质量不高、相位噪声质量不佳，且电路使用的元器件较多，电路复杂、印制板布局较大，占据抗干扰天线的空间。
技术实现思路
基于以上技术问题，本技术提供了一种用于抗干扰天线的本振电路，解决了现有技术中本振信号质量不高、相位噪声质量不佳，且天线的抗干扰性较差的技术问题。为解决以上技术问题，本技术采用的技术方法如下：一种用于抗干扰天线的本振电路，包括单片机，所述单片机连接PLL频率综合器，所述PLL频率综合器通过环路滤波器连接压控振荡器，所述PLL频率综合器、环路滤波器以及压控振荡器组成锁相环路。进一步的，所述PLL频率综合器的具体电路如下：PLL频率综合器包括RSET端口、CP端口、CPGND端口、AGND端口、RFB端口、AVDD端口、REFIN端口、DGND端口、CE端口、CLK端口、DATA端口、LE端口、MUXOUT端口、DVDD端口以及VP端口；其中，所述CPGND端口、AGND端口以及DGND端口均接地；所述CLK端口、DATA端口、LE端口以及MUXOUT端口分别与单片机上的GP5/OSCI端口、GP2/TOCKI端口、GP1/SPCLK端口以及GPO/PDAT端口连接；所述CP端通过环路滤波器与压控振荡器端中的VC端连接；所述RSET端口连接电阻R6后接地端；所述RFB端口连接电容C31后接地端；所述AVDD端口连接电感L17后接通电压源，AVDD端口连接电容C32后接地；所述REFIN端口连接电容C30后接通频率源；所述CE端口连接电感L12后接通电压源，CE端口连接电容C21后接地端；所述DVDD端口与电感L4连接后接通电压源，DVDD端口与电容C22连接后接地端；所述VP端口与电感L5连接后与电压源连接，VP端口与电容C6连接后接地端。进一步的，所述CP端通过环路滤波器与压控振荡器端中的VC端连接的具体电路如下：所述CP端连接有电容C33、电阻R22以及电阻R23，电容C33接地端，电阻R22后依次连接电容C34和地端，电阻R23连接有电容C37和压控振荡器VC端，所述电容C37接地端。进一步的，所述压控振荡器的VCC端口与电感L6和电容C8连接，所述电感L6连接与电压源连接，所述电容C8后接地端，所述压控振荡器的GND端口和RFOUT端口均接地端。进一步的，所述单片机中的VSS端口接地，单片机中的VDD端口与电感L1和电容C15连接，所述电感L1接通电压源，所述电容C15接地端。综上所述，由于采用了上述技术方案，本技术的有益效果是：1.本技术中PLL频率综合器在单片机的控制下，通过频率源产生所需频率的本振信号，此本振信号与压控振荡器反馈的本振信号经过PLL频率综合器作用产生压控振荡器的电压控制信号,最终使得压控振荡器输出的所需频率的本振信号，信号稳定且相位噪声可达到最优；在环路滤波器的配合使用下，可有效的衰减PLL频率综合器的输出端高频误差分量，以提高抗干扰性能。2.本技术中使用的元器件较少，电路简洁明了，印制板布局较小，实现卫星导航射频信号及该频点上的干扰信号变频到中频信号的同时，有效的节省抗干扰天线的空间。3.本技术中选用了高质量器件---带PLL的频率综合器，以能产生鉴相电压，且频率综合器的外围电器中还连接有环路滤波器，在环路跳出锁定状态时，可提高环路以短期存储，并迅速恢复信号，从而可实现对压控振荡器输出的本振信号质量进行控制,输出稳定、低相噪的本振信号，从而保证抗干扰天线中频信号的质量。附图说明图1为本技术的电路原理图。具体实施方式下面结合附图对本技术的具体实施方式进行说明。本技术的实施方式包括但不限于下列实施例。如图1所示，一种用于抗干扰天线的本振电路，包括单片机，所述单片机连接PLL频率综合器，所述PLL频率综合器通过环路滤波器连接压控振荡器，所述PLL频率综合器、环路滤波器以及压控振荡器组成锁相环路。本技术的使用原理为：锁相环路是一个相位误差控制系统，它比较输入信号与压控振荡器输出信号之间的相位差，产生一个对应于两个信号相位差的误差电压，该误差电压经处理后去调整压控振荡器的频率(相位)。当环路锁定时，输入信号与压控振荡器输出信号频差为零，相位差不再随时间变化，此时，误差控制电压为一固定值，压控振荡器输出频率与输入信号频率相等。锁相环路的这一特点，使它在自动频率控制中得到应用，以实现精确的频率控制。环路在锁定时要得到一定的控制电压，则PLL频率综合器必须有一个非零的输出，即，环路作用必须有相位差，相位差维持着两信号的同步，使输出信号频率稳定。本实施例中通过使用PLL频率综合器以能产生鉴相电压，在环路滤波器的配合使用下，可有效的衰减PLL频率综合器的输出端高频误差分量，以提高抗干扰性能；在环路跳出锁定状态时，可提高环路以短期存储，并迅速恢复信号，从而可实现对压控振荡器输出的本振信号质量进行控制,输出稳定、低相噪的本振信号，从而保证抗干扰天线中频信号的质量。实施例2基于实施例1，所述PLL频率综合器的具体电路如下：PLL频率综合器包括RSET端口、CP端口、CPGND端口、AGND端口、RFB端口、AVDD端口、REFIN端口、DGND端口、CE端口、CLK端口、DATA端口、LE端口、MUXOUT端口、DVDD端口以及VP端口；其中，所述CPGND端口、AGND端口以及DGND端口均接地；所述CLK端口、DATA端口、LE端口以及MUXOUT端口分别与单片机上的GP5/OSCI端口、GP2/TOCKI端口、GP1/SPCLK端口以及GPO/PDAT端口连接；所述CP端通过环路滤波器与压控振荡器端中的VC端连接；所述RSET端口连接电阻R6后接地端；所述RFB端口连接电容C31后接地端；所述AVDD端口连接电感L17后接通电压源，AVDD端口连接电容C32后接地；所述REFIN端口连接电容C30后接通频率源；所述CE端口连接电感L12后接通电压源，CE端口连接电容C21后接地端；所述DVDD端口与电感L4连接后接通电压源，DVDD端口与电容C22连接后接地端；所述VP端口与电感L5连接后与电压源连接，VP端口与电容C6连接后接地端。本实施例中PLL频率综合器在单片机的控制下，通过频率源产生所需频率的本振信号，此本振信号与压控振荡器反馈的本振信号经过PLL频率综合器作用产生压控振荡器的电压控制信号,最终使得压控振本文档来自技高网...

【技术保护点】
1.一种用于抗干扰天线的本振电路，其特征在于，包括单片机，所述单片机连接PLL频率综合器，所述PLL频率综合器通过环路滤波器连接压控振荡器，所述PLL频率综合器、环路滤波器以及压控振荡器组成锁相环路。

【技术特征摘要】
1.一种用于抗干扰天线的本振电路，其特征在于，包括单片机，所述单片机连接PLL频率综合器，所述PLL频率综合器通过环路滤波器连接压控振荡器，所述PLL频率综合器、环路滤波器以及压控振荡器组成锁相环路。2.根据权利要求1所述的一种用于抗干扰天线的本振电路，其特征在于，所述PLL频率综合器的具体电路如下：PLL频率综合器包括RSET端口、CP端口、CPGND端口、AGND端口、RFB端口、AVDD端口、REFIN端口、DGND端口、CE端口、CLK端口、DATA端口、LE端口、MUXOUT端口、DVDD端口以及VP端口；其中，所述CPGND端口、AGND端口以及DGND端口均接地；所述CLK端口、DATA端口、LE端口以及MUXOUT端口分别与单片机上的GP5/OSCI端口、GP2/TOCKI端口、GP1/SPCLK端口以及GPO/PDAT端口连接；所述CP端通过环路滤波器与压控振荡器端中的VC端连接；所述RSET端口连接电阻R6后接地端；所述RFB端口连接电容C31后接地端；所述AVDD端口连接电感L17后接通电压源，AVDD端口连接电容C32后接地；所述REFIN端...

【专利技术属性】
技术研发人员：徐澜飞，
申请(专利权)人：成都维星科技有限公司，
类型：新型
国别省市：四川,51