具有栅极高度缩放的半导体结构制造技术

本发明专利技术涉及具有栅极高度缩放的半导体结构。本公开涉及半导体结构，并且更特别地，涉及具有栅极高度缩放的半导体栅极结构以及制造方法。该方法包括：用硬掩模材料形成至少一个虚设栅极结构；在至少一个虚设栅极结构的侧面上的源极和漏极区之上形成多种材料；去除硬掩模材料中的上部材料，使得硬掩模材料中的第一材料保留在虚设栅极结构上并且与多种材料中的阻挡材料一起保持均一的栅极高度；通过去除虚设栅极结构的剩余材料以形成沟槽并在沟槽中沉积替代栅极材料来形成替代栅极结构；以及形成到源极区和漏极区的接触。

【技术实现步骤摘要】
具有栅极高度缩放的半导体结构
本公开涉及半导体结构，并且更特别地，涉及具有栅极高度缩放(scaling)的半导体栅极结构以及制造方法。
技术介绍
晶体管缩放已经通过间距缩放和其他因素实现。例如，电流缩放元素主要集中在影响晶体管的足迹(foot-print)的项目上，诸如栅极栅距(pitch)、沟道长度、间隔物厚度、接触关键尺寸(CD)、金属栅距以及用于先进技术的鳍栅距。然而，随着晶体管进一步缩小到大约50nm及以上的栅极栅距，不同的因素(除了足迹)开始发挥更重要的作用。例如，50nm及以上的初始栅极高度开始在缩放中起重要作用。由于记录的工艺，初始栅极高度需要非常高，例如85nm以及更高。这主要是由于在虚设栅极去除和栅极预清洁工艺期间的氧化物材料损失以及自对准的栅极接触蚀刻工艺和随后的清洁工艺导致的栅极高度损失。更具体地，记录的工艺使用在邻近的栅极结构之间的层间电介质(ILD)材料。该ILD材料是与例如虚设栅极结构的初始栅极结构一起使用的氧化物材料。也就是说，在多次蚀刻和清洁工艺以去除氧化物材料之后，氧化物的初始高度将与替换栅极结构的高度对应。然而，由于记录的工艺，因为在例如使用DHF化学(chemistry)的虚设栅极去除工艺以及可能损坏ILD的表面的清洁工艺期间的氧化物材料损失，需要ILD的大预算(厚层)来用于初始栅极高度。此外，在随后的工艺中，例如自对准接触蚀刻工艺中，需要用对栅极帽材料(例如，SiN材料)有选择性的化学来蚀刻氧化物ILD；然而，对氮化物的氧化物蚀刻选择性不是很好，这导致额外的氧化物损失。因此，由于这种材料损失，替代栅极结构的初始高度需要非常高，这可能导致弯曲和其他制造问题。
技术实现思路
在本公开的方面中，一种方法包括：用硬掩模材料形成至少一个虚设栅极结构；在所述至少一个虚设栅极结构的侧面上的源极和漏极区之上形成多种材料；去除所述硬掩模材料中的上部材料，使得所述硬掩模材料中的第一材料保留在所述虚设栅极结构上并且与所述多种材料中的阻挡材料一起保持均一的栅极高度；通过去除所述虚设栅极结构的剩余材料以形成沟槽并在所述沟槽中沉积替代栅极材料来形成替代栅极结构；以及形成到所述源极和漏极区的接触。在本公开的方面中，一种方法包括：形成至少一个虚设栅极结构，其包括具有预定高度的牺牲材料和在所述牺牲材料上的硬掩模材料叠层；在所述至少一个虚设栅极结构的侧面上的源极和漏极区上形成多种材料；去除来自所述硬掩模材料叠层的上部材料，其中所述硬掩模材料叠层中的第一材料保留在所述牺牲材料上并且与所述多种材料中的阻挡材料一起保持均一的栅极高度；通过去除所述第一材料来暴露所述至少一个虚设结构的所述牺牲材料，而所述阻挡材料保持所述均一的栅极高度；形成替代栅极结构，其包括去除所述牺牲材料以形成沟槽并且在所述沟槽中沉积替代栅极材料；以及形成到所述源极和漏极区的接触。在本公开的方面中，一种结构包括：鳍结构；位于所述鳍结构上的替代栅极结构，所述替代栅极结构包括在其表面上的帽材料和具有与所述帽材料相同的材料的侧壁；位于所述替代栅极结构的侧面上的升高的源极区和升高的漏极区；位于所述替代栅极结构的所述侧壁上以及位于所述升高的源极和漏极区上方的衬里材料；以及与所述升高的源极和漏极区直接电接触并位于邻近的替代栅极结构的所述衬里材料之间的接触。附图说明通过本公开的示例性实施例的非限制性实例并参考所述多个附图，在以下详细描述中描述本公开。图1示出了除了其他特征之外的根据本公开的方面的虚设栅极结构以及相应的制造工艺。图2示出了除了其他特征之外的根据本公开的方面的虚设栅极结构的侧壁上的间隔物材料以及相应的制造工艺。图3示出了除了其他特征之外的根据本公开的方面的虚设栅极结构的暴露材料以及相应的制造工艺。图4示出了除了其他特征之外的根据本公开的方面的位于虚设栅极结构之上的不同材料层以及相应的制造工艺。图5示出了除了其他特征之外的根据本公开的方面的暴露的虚设栅极结构以及相应的制造工艺。图6示出了除了其他特征之外的根据本公开的方面的沟槽(例如，去除的虚设栅极结构)以及相应的制造工艺。图7示出了除了其他特征之外的根据本公开的方面的被覆盖的虚设栅极结构以及其相应的制造工艺。图8示出了除了其他特征之外的根据本公开的方面的位于鳍结构之上的沟槽(例如，去除的虚设栅极结构)以及相应的制造工艺。图9示出了除了其他特征之外的根据本公开的方面的位于沟槽中的替代栅极结构以及相应的制造工艺。图10示出了除了其他特征之外的根据本公开的方面的位于STI结构之上的加衬的沟槽以及相应的制造工艺。图11示出了除了其他特征之外的根据本公开的方面的填充的沟槽以及相应的制造工艺。图12示出了除了其他特征之外的根据本公开的方面的暴露替代栅极结构的源极和漏极区的沟槽以及相应的制造工艺。图13示出了除了其他特征之外的根据本公开的方面的与升高的源极和漏极区电接触的接触以及相应的制造工艺。具体实施方式本公开涉及半导体结构，并且更特别地，涉及具有栅极高度缩放的半导体栅极结构以及制造方法。更具体地，本公开提供了小于85nm的a-Si和75nm硬掩模材料的栅极高度。在更具体的实施例中，本公开允许a-Si从85nm缩小到约60nm或更小，导致60nm或更小的替代栅极高度。本公开的半导体栅极结构可以使用多种不同的工具以多种方式来制造。一般而言，方法和工具被用于形成具有微米和纳米尺寸的结构。已从集成电路(IC)技术中采用了用于制造本公开的互连结构的方法，即，技术。例如，互连结构可以建立在晶片上，并且以通过光刻工艺被图案化的材料膜来实现。特别地，互连结构的制造使用三个基本构建块：(i)材料的沉积，(ii)通过光刻成像施加图案化的掩模，以及(iii)选择性地将材料蚀刻到掩模。图1示出了根据本公开的方面的结构和相应的制造工艺。特别地，结构10包括形成在鳍结构14上和浅沟槽隔离(STI)结构16之上的多个虚设栅极结构12。在实施例中，鳍结构14可以由任何合适的半导体衬底材料构成。例如，衬底材料可以是但不限于Si、SiGe、SiGeC、SiC、GaAs、InAs、InP以及其他III/V或II/VI化合物半导体。STI结构16可以是沉积在邻近的鳍结构14之间的氧化物材料。在实施例中，虚设栅极结构12包括通过常规化学气相沉积(CVD)工艺沉积并通过常规光刻和蚀刻(反应离子蚀刻(RIE))工艺图案化的材料叠层12a-12d。例如，材料叠层包括例如非晶硅(a-Si)材料12a、氧化物材料12b、氮化物材料(例如，SiN)12c和氧化物材料12d。在实施例中，a-Si材料12a是在形成替代栅极结构时在后续工艺中被去除的牺牲材料。而且，在实施例中，材料叠层可以包括位于a-Si材料12a下方的虚拟栅极氧化物薄层(也由附图标记12a表示)。虚设栅极氧化物薄层可以具有约3nm的厚度。在实施例中，a-Si材料12a可具有约60nm的高度(与常规记录工艺的>80nm的高度相比)。另外，氧化物材料12b可具有约5nm至15nm的高度，氮化物材料(例如，SiN)12c可具有约10nm至30nm的高度，以及氧化物材料12d可具有约0到50nm的高度。在实施例中，氧化物材料12b、氮化物材料(例如，SiN)12c和氧化物材本文档来自技高网...

【技术保护点】
1.一种方法，包括：用硬掩模材料形成至少一个虚设栅极结构；在所述至少一个虚设栅极结构的侧面上的源极和漏极区之上形成多种材料；去除所述硬掩模材料中的上部材料，使得所述硬掩模材料中的第一材料保留在所述虚设栅极结构上并且与所述多种材料中的阻挡材料一起保持均一的栅极高度；通过去除所述虚设栅极结构的剩余材料以形成沟槽并在所述沟槽中沉积替代栅极材料来形成替代栅极结构；以及形成到所述源极和漏极区的接触。

【技术特征摘要】
2017.02.14 US 15/4327101.一种方法，包括：用硬掩模材料形成至少一个虚设栅极结构；在所述至少一个虚设栅极结构的侧面上的源极和漏极区之上形成多种材料；去除所述硬掩模材料中的上部材料，使得所述硬掩模材料中的第一材料保留在所述虚设栅极结构上并且与所述多种材料中的阻挡材料一起保持均一的栅极高度；通过去除所述虚设栅极结构的剩余材料以形成沟槽并在所述沟槽中沉积替代栅极材料来形成替代栅极结构；以及形成到所述源极和漏极区的接触。2.根据权利要求1所述的方法，进一步包括在形成所述接触之前，在所述替代栅极结构之上形成帽材料。3.根据权利要求2所述的方法，其中：所述源极和漏极区之上的所述多种材料包括牺牲材料和位于所述牺牲材料之上的所述阻挡材料，所述阻挡材料和所述硬掩模中的所述第一材料为不同的材料。4.根据权利要求3所述的方法，其中去除所述虚设栅极结构的所述剩余材料以形成所述沟槽包括去除所述第一材料和牺牲虚设栅极材料，而所述阻挡材料保留在所述牺牲材料上以保持所述均一的栅极高度。5.根据权利要求4所述的方法，其中所述均一的栅极高度为约65nm。6.根据权利要求4所述的方法，其中所述替代栅极结构的高度为约50nm至约60nm。7.根据权利要求4所述的方法，其中在所述替代栅极结构之上形成所述帽材料之后去除所述阻挡材料。8.根据权利要求3所述的方法，其中，所述牺牲材料和所述帽材料为不同的材料，使得所述牺牲材料能够被选择性地去除，以便形成到所述源极和漏极区的所述接触。9.根据权利要求8所述的方法，其中在选择性地去除所述源极和漏极区之上的所述牺牲材料期间，所述帽材料保持所述栅极高度。10.一种方法，包括：形成至少一个虚设栅极结构，其包括具有预定高度的牺牲材料和位于所述牺牲材料上的硬掩模材料叠层；在所述至少一个虚设栅极结构的侧面上的源极和漏极区上形成多种材料；...

【专利技术属性】
技术研发人员：谢瑞龙，张宏光，蔡东辰，
申请(专利权)人：格芯公司，
类型：发明
国别省市：开曼群岛,KY