一种半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，所述方法包括：提供半导体衬底，在半导体衬底中设置有第一源区和第一漏区；在半导体衬底上形成层间介电层；在层间介电层中形成第一接触孔开口，第一接触孔开口分别露出所述第一源区和所述第一漏区；进行预非晶化离子注入，以分别在所述第一源区和所述第一漏区内形成第一预非晶化注入区；在第一接触孔开口的底部形成金属层；进行退火处理，以形成第一金属硅化物；在第一金属硅化物上和所述第一接触孔开口的侧壁上形成覆盖层。本发明专利技术的方法，在覆盖层形成之前进行退火处理的步骤，使预非晶化注入区和金属层内的应力很容易释放，避免了在之后形成的覆盖层中产生裂纹缺陷，进而提高器件的性能和可靠性。

A manufacturing method for semiconductor devices

The invention provides a method for manufacturing a semiconductor device. The method includes providing a semiconductor substrate with a first source area and a first leakage zone in a semiconductor substrate, forming an interlayer dielectric layer on a semiconductor substrate, forming a first contact hole opening in the interlayer dielectric layer, and exposing the first contact hole opening respectively. A first pre non crystalline injection region is formed in the first source area and the first leakage region, and a metal layer is formed at the bottom of the opening of the first contact hole to form the first metal silicide, and the first metal silicide is formed; and the first metal silicide is on the first metal silicide. A covering layer is formed on the side wall of the opening of the first contact hole. The method of the invention makes the stress in the pre amorphous injection zone and the metal layer easy to release before the formation of the cover layer, avoiding the crack defects in the covering layer formed after the formation, and thus improving the performance and reliability of the device.

【技术实现步骤摘要】
一种半导体器件的制造方法
本专利技术涉及半导体
，具体而言涉及一种半导体器件的制造方法。
技术介绍
随着半导体器件集成度不断增大，半导体器件相关的临界尺寸不断减小，相应的出现了很多问题，如器件源漏区的表面电阻和接触电阻相应增加，导致器件的响应速度降低，信号出现延迟。因此，低电阻率的互连结构成为制造高集成度半导体器件的一个关键要素。为了降低器件源漏区的接触电阻，引入了金属硅化物的工艺方法，通常金属硅化物形成在器件源漏区的表面上，所述金属硅化物具有较低的电阻率，可以显著减小源漏区的接触电阻。金属硅化物和自对准金属硅化物及形成工艺已被广泛地用于降低器件源极和漏极的表面电阻和接触电阻，从而降低电阻电容延迟时间。目前有一种金属硅化物的制造方法包括以下步骤：首先在半导体衬底中形成源区和漏区，接着，在半导体衬底的表面上形成层间介电层，随后，在层间介电层中形成接触孔开口，以分别露出所述源区和所述漏区，再对露出的源区和漏区进行预非晶化离子注入(PAI)，以降低肖特基势垒高度(SBH)，从而改善器件性能，再在接触孔开口的底部和侧壁上依次沉积形成金属层(例如Ti)和覆盖层(例如TiN)，再进行激光退火，以使Ti金属层与源区和漏区中的Si反应形成金属硅化物(例如TiSi)，在退火过程中，由于预非晶化离子注入后的源漏区(例如，预非晶化离子注入后的硅)，金属层(例如Ti)和覆盖层(例如TiN)三个膜层之间存在热膨胀差异，导致在膜层之间产生很大的应力，如果应力太大，将会在覆盖层上形成裂纹，特别是在覆盖层的拐角处，之后沉积的导电层(例如W)可能会扩散进入半导体衬底中，影响金属硅化物的形成和导致形成管道(piping)，而管道的存在对硅化物的形成具有负面影响，在硅化物形成的过程中，硅化物会沿着位错快速向里面扩散，可能会穿过节导致节的失效的问题的出现，最终影响器件的可靠性和性能。因此，为了解决上述技术问题，有必要提出一种新的半导体器件的制造方法。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。针对现有技术的不足，本专利技术提供一种半导体器件的制造方法，所述方法包括：提供半导体衬底，在所述半导体衬底中设置有第一源区和第一漏区；在所述半导体衬底上形成层间介电层；在所述层间介电层中形成第一接触孔开口，所述第一接触孔开口分别露出所述第一源区和所述第一漏区；进行预非晶化离子注入，以分别在所述第一源区和所述第一漏区内形成第一预非晶化注入区；在所述第一接触孔开口的底部形成金属层；进行退火处理，以使所述金属层与所述第一源区和所述第一漏区反应生成第一金属硅化物；在所述第一金属硅化物上和所述第一接触孔开口的侧壁上形成覆盖层。进一步，所述半导体衬底包括PMOS器件区，所述第一源区和所述第一漏区设置在所述PMOS器件区内。进一步，所述半导体衬底还包括NMOS器件区，在所述NMOS器件区的所述半导体衬底中设置有第二源区和第二漏区，所述方法进一步包括以下步骤：在形成所述第一接触孔开口的步骤中，同时在所述层间介电层中形成第二接触孔开口，所述第二接触孔开口分别露出所述第二源区和所述第二漏区。进一步，所述预非晶化离子注入为毯式预非晶化离子注入，以分别在所述第一源区和所述第一漏区内形成第一预非晶化注入区以及分别在所述第二源区和所述第二漏区内形成第二预非晶化注入区。进一步，所述预非晶化离子注入的注入离子包括锗。进一步，在所述第一接触孔开口的底部形成所述金属层的步骤中，还同时在所述第二接触孔开口的底部形成所述金属层，所述退火处理步骤还同时使所述金属层与所述第二源区和所述第二漏区反应生成第二金属硅化物。进一步，在形成所述第二金属硅化物之后，还包括在所述第二金属硅化物和所述第二接触孔开口的侧壁上形成覆盖层的步骤。进一步，在形成所述金属层之前，还包括进行预清洗步骤，以去除自然氧化层。进一步，在所述PMOS器件区的所述半导体衬底上形成有第一栅极结构，所述第一源区和所述第一漏区位于所述第一栅极结构的两侧，在所述NMOS器件区的所述半导体衬底上形成有第二栅极结构，所述第二源区和所述第二漏区位于所述第二栅极结构的两侧。进一步，在形成所述覆盖层之后，还包括以下步骤：在所述第一接触孔开口和所述第二接触孔开口中填充导电层，以分别形成第一接触孔和第二接触孔。进一步，在形成所述层间介电层之前，还包括在所述第一源区和所述第一漏区中形成第一应力层的步骤，其中，所述第一接触孔开口的底部位于所述第一应力层中，所述第一金属硅化物形成在所述第一应力层表面。进一步，在形成所述层间介电层之前，还包括在所述第二源区和所述第二漏区中形成第二应力层的步骤，其中，所述第二接触孔开口的底部位于所述第二应力层中，所述第二金属硅化物形成在所述第二应力层表面。进一步，所述第二应力层的材料包括SiP，其中，磷的浓度范围为8E20～2E21/cm3。进一步，所述退火处理的温度范围为800℃～1100℃。进一步，所述金属层的材料包括Ti，所述覆盖层的材料包括TiN。进一步，所述金属层还形成在所述第一接触孔开口的侧壁上，以及所述金属层还形成在所述第二接触孔开口的侧壁上。本专利技术的制造方法，由于在覆盖层形成之前进行退火处理的步骤，因此，在退火的过程中，可以使预非晶化注入区和金属层内的应力很容易释放，防止应力过大问题的出现，进而避免了在之后形成的覆盖层中产生裂纹缺陷，并且在形成金属硅化物之后再形成覆盖层，形成的覆盖层具有很好的扩散阻挡效果，有效包裹之后填充在接触孔开口中的导电层，防止导电层中的金属原子扩散进入金属硅化物中，并且避免了由于金属原子的扩散而形成管道(piping)以及对金属硅化物的形成造成的负面影响，进而提高器件的性能和可靠性。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1A至图1I示出了本专利技术一个实施方式的半导体器件的制造方法的相关步骤所获得的器件的剖面示意图；图2示出了本专利技术一个实施方式的半导体器件的制造方法的工艺流程图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可本文档来自技高网...

【技术保护点】
1.一种半导体器件的制造方法，其特征在于，所述方法包括：提供半导体衬底，在所述半导体衬底中设置有第一源区和第一漏区；在所述半导体衬底上形成层间介电层；在所述层间介电层中形成第一接触孔开口，所述第一接触孔开口分别露出所述第一源区和所述第一漏区；进行预非晶化离子注入，以分别在所述第一源区和所述第一漏区内形成第一预非晶化注入区；在所述第一接触孔开口的底部形成金属层；进行退火处理，以使所述金属层与所述第一源区和所述第一漏区反应生成第一金属硅化物；在所述第一金属硅化物上和所述第一接触孔开口的侧壁上形成覆盖层。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，所述方法包括：提供半导体衬底，在所述半导体衬底中设置有第一源区和第一漏区；在所述半导体衬底上形成层间介电层；在所述层间介电层中形成第一接触孔开口，所述第一接触孔开口分别露出所述第一源区和所述第一漏区；进行预非晶化离子注入，以分别在所述第一源区和所述第一漏区内形成第一预非晶化注入区；在所述第一接触孔开口的底部形成金属层；进行退火处理，以使所述金属层与所述第一源区和所述第一漏区反应生成第一金属硅化物；在所述第一金属硅化物上和所述第一接触孔开口的侧壁上形成覆盖层。2.如权利要求1所述的制造方法，其特征在于，所述半导体衬底包括PMOS器件区，所述第一源区和所述第一漏区设置在所述PMOS器件区内。3.如权利要求2所述的制造方法，其特征在于，所述半导体衬底还包括NMOS器件区，在所述NMOS器件区的所述半导体衬底中设置有第二源区和第二漏区，所述方法进一步包括以下步骤：在形成所述第一接触孔开口的步骤中，同时在所述层间介电层中形成第二接触孔开口，所述第二接触孔开口分别露出所述第二源区和所述第二漏区。4.如权利要求3所述的制造方法，其特征在于，所述预非晶化离子注入为毯式预非晶化离子注入，以分别在所述第一源区和所述第一漏区内形成第一预非晶化注入区以及分别在所述第二源区和所述第二漏区内形成第二预非晶化注入区。5.如权利要求1或4所述的制造方法，其特征在于，所述预非晶化离子注入的注入离子包括锗。6.如权利要求3所述的制造方法，其特征在于，在所述第一接触孔开口的底部形成所述金属层的步骤中，还同时在所述第二接触孔开口的底部形成所述金属层，所述退火处理步骤还同时使所述金属层与所述第二源区和所述第二漏区反应生成第二金属硅化物。7.如权利要求6所述的制造方法，其特征在于，在形成所述第二金属硅化物之后...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31