碳化硅半导体装置制造方法及图纸

本发明专利技术涉及一种能够抑制由晶面导致的通态电流的不均以及阈值的不均的碳化硅半导体装置。碳化硅半导体装置包括碳化硅漂移层(2)、主体区域(5)、源极区域(3)、多条沟槽(7)、栅极绝缘膜(9)、栅电极(10)、源电极(11)、漏电极(12)和耗尽抑制层(6)，所述碳化硅漂移层(2)形成在具有偏角的碳化硅半导体衬底(1)的上表面。耗尽抑制层俯视时位于被多条沟槽夹着的位置，在碳化硅半导体衬底的带有偏角的方向上，耗尽抑制层和与耗尽抑制层相邻的一个沟槽之间的距离，不同于耗尽抑制层和与耗尽抑制层相邻的另一个沟槽之间的距离。

Silicon carbide semiconductor device

The invention relates to a silicon carbide semiconductor device which can inhibit the uneven current state caused by the crystal surface and the uneven threshold value. A silicon carbide semiconductor device consists of a silicon carbide drift layer (2), a main area (5), a source region (3), a plurality of grooves (7), a gate insulating film (9), a gate electrode (10), a source electrode (11), a drain electrode (12), and a depletion suppression layer (6), and the silicon carbide drift layer (2) is formed on the upper surface of the silicon carbide semiconductor substrate (1) with a deflection angle. When the depletion suppression layer is overlooked, it is located in a position sandwiched by a plurality of grooves. In the direction of the SiC semiconductor substrate with a deflection angle, the distance between the depletion suppression layer and a groove adjacent to the depletion suppression layer is different from the distance between the depletion suppression layer and the other groove adjacent to the depletion suppression layer.

【技术实现步骤摘要】
【国外来华专利技术】碳化硅半导体装置
本申请说明书公开的技术涉及一种碳化硅半导体装置，涉及一种例如具有沟槽栅的碳化硅半导体装置。
技术介绍
作为电力开关元件，广泛使用电力金属－膜－半导体场效应晶体管(metal-oxide-semiconductorfield-effecttransistor，即，MOSFET)(以下，有时称为功率MOSFET)。其中，为了提高沟道宽度密度，在半导体晶圆的表面形成沟槽而将该沟槽的侧面利用为沟道的沟槽栅型的MOSFET得到实际应用。在沟槽栅型的MOSFET中，通过在沟槽内形成有栅极构造，能够缩小元胞。因而，能够提高器件的性能。近年来，作为高耐压且低损耗的下一代功率器件，使用了碳化硅(SiC)的沟槽栅型的SiC-MOSFET受到注目。制造这种器件时使用的SiC衬底多在晶面设有偏角(日文：オフ角)。当在具有偏角的SiC衬底上形成沟槽时，通常，沟槽各自的侧壁面成为相对于晶轴的角度不同的面(例如参照专利文献1)。现有技术文献专利文献专利文献1：日本特开2011-100967号公报
技术实现思路
专利技术要解决的问题例如，在专利文献1例示的那样的使用具有偏角的4H-SiC衬底制成的沟槽栅型的MOSFET中，通常，沟槽各自的侧壁面成为相对于晶轴的角度不同的面。由于沟槽栅型的SiC-MOSFET在沟槽的侧壁面形成有沟道，所以根据沟槽的侧壁面处的晶面的不同，通态电流以及阈值电压不同。于是，在元件面内产生电流的不均，存在元件的动作稳定性以及元件的可靠性受损的问题。本申请说明书公开的技术用于解决以上所述的那样的问题，涉及一种在具有偏角的碳化硅半导体衬底上制造的沟槽栅型的碳化硅半导体装置，能够抑制由晶面导致的通态电流的不均以及阈值的不均。用于解决问题的方案涉及本申请说明书公开的技术的一形态的碳化硅半导体装置包括：第1导电类型的碳化硅漂移层，上述第1导电类型的碳化硅漂移层形成在具有偏角的碳化硅半导体衬底的上表面；第2导电类型的主体区域，上述第2导电类型的主体区域形成在上述碳化硅漂移层的上表面；第1导电类型的源极区域，上述第1导电类型的源极区域形成在上述主体区域的表层的一部分；多条沟槽，上述多条沟槽自上述源极区域的上表面贯穿上述主体区域而到达上述碳化硅漂移层；栅极绝缘膜，上述栅极绝缘膜形成在各条上述沟槽的内部的壁面；栅电极，上述栅电极在各条上述沟槽的内部形成为覆盖上述栅极绝缘膜；源电极，上述源电极形成为覆盖上述源极区域；漏电极，上述漏电极形成在上述碳化硅漂移层的下表面侧；第1导电类型的耗尽抑制层，上述第1导电类型的耗尽抑制层形成在上述主体区域的下表面，并且比上述碳化硅漂移层的杂质浓度高，上述耗尽抑制层俯视时位于被多条上述沟槽夹着的位置，在上述碳化硅半导体衬底的带有偏角的方向上，上述耗尽抑制层和与上述耗尽抑制层相邻的一个上述沟槽之间的距离，不同于上述耗尽抑制层和与上述耗尽抑制层相邻的另一个上述沟槽之间的距离。涉及本申请说明书公开的技术的另一形态的碳化硅半导体装置包括：第1导电类型的碳化硅漂移层，上述第1导电类型的碳化硅漂移层形成在具有偏角的碳化硅半导体衬底的上表面；第2导电类型的主体区域，上述第2导电类型的主体区域形成在上述碳化硅漂移层的上表面；第1导电类型的源极区域，上述第1导电类型的源极区域形成在上述主体区域的表层的一部分；多条沟槽，上述多条沟槽自上述源极区域的上表面贯穿上述主体区域而到达上述碳化硅漂移层；栅极绝缘膜，上述栅极绝缘膜形成在各条上述沟槽的内部的壁面；栅电极，上述栅电极在各条上述沟槽的内部形成为覆盖上述栅极绝缘膜；源电极，上述源电极形成为覆盖上述源极区域；漏电极，上述漏电极形成在上述碳化硅漂移层的下表面侧；第1导电类型的耗尽抑制层，上述第1导电类型的耗尽抑制层形成在上述主体区域的下表面，并且比上述碳化硅漂移层的杂质浓度高，上述耗尽抑制层俯视时位于被多条上述沟槽夹着的位置，上述耗尽抑制层具有第1层和第2层，上述第1层位于自上述碳化硅漂移层的上表面以偏角的量倾斜的晶面的下降侧，上述第2层位于自上述碳化硅漂移层的上表面以偏角的量倾斜的晶面的上升侧，上述第1层比上述第2层的杂质浓度高。专利技术效果涉及本申请说明书中公开的技术的一形态的碳化硅半导体装置包括：第1导电类型的碳化硅漂移层，上述第1导电类型的碳化硅漂移层形成在具有偏角的碳化硅半导体衬底的上表面；第2导电类型的主体区域，上述第2导电类型的主体区域形成在上述碳化硅漂移层的上表面；第1导电类型的源极区域，上述第1导电类型的源极区域形成在上述主体区域的表层的一部分；多条沟槽，上述多条沟槽自上述源极区域的上表面贯穿上述主体区域而到达上述碳化硅漂移层；栅极绝缘膜，上述栅极绝缘膜形成在各条上述沟槽的内部的壁面；栅电极，上述栅电极在各条上述沟槽的内部形成为覆盖上述栅极绝缘膜；源电极，上述源电极形成为覆盖上述源极区域；漏电极，上述漏电极形成在上述碳化硅漂移层的下表面侧；第1导电类型的耗尽抑制层，上述第1导电类型的耗尽抑制层形成在上述主体区域的下表面，并且比上述碳化硅漂移层的杂质浓度高，上述耗尽抑制层俯视时位于被多条上述沟槽夹着的位置，在上述碳化硅半导体衬底的带有偏角的方向上，上述耗尽抑制层和与上述耗尽抑制层相邻的一个上述沟槽之间的距离，不同于上述耗尽抑制层和与上述耗尽抑制层相邻的另一个上述沟槽之间的距离。采用这种结构，通过依据晶面调整耗尽抑制层与沟槽的侧壁面的距离，能够抑制各条沟槽的侧壁面的通态电流的差异，能够抑制碳化硅半导体装置内的电流不均以及阈值电压的不均。因而，能够获得稳定且可靠性高的碳化硅半导体装置。涉及本申请说明书中公开的技术的另一形态的碳化硅半导体装置包括：第1导电类型的碳化硅漂移层，上述第1导电类型的碳化硅漂移层形成在具有偏角的碳化硅半导体衬底的上表面；第2导电类型的主体区域，上述第2导电类型的主体区域形成在上述碳化硅漂移层的上表面；第1导电类型的源极区域，上述第1导电类型的源极区域形成在上述主体区域的表层的一部分；多条沟槽，上述多条沟槽自上述源极区域的上表面贯穿上述主体区域而到达上述碳化硅漂移层；栅极绝缘膜，上述栅极绝缘膜形成在各条上述沟槽的内部的壁面；栅电极，上述栅电极在各条上述沟槽的内部形成为覆盖上述栅极绝缘膜；源电极，上述源电极形成为覆盖上述源极区域；漏电极，上述漏电极形成在上述碳化硅漂移层的下表面侧；第1导电类型的耗尽抑制层，上述第1导电类型的耗尽抑制层形成在上述主体区域的下表面，并且比上述碳化硅漂移层的杂质浓度高，上述耗尽抑制层俯视时位于被多条上述沟槽夹着的位置，上述耗尽抑制层具有第1层和第2层，上述第1层位于自上述碳化硅漂移层的上表面以偏角的量倾斜的晶面的下降侧，上述第2层位于自上述碳化硅漂移层的上表面以偏角的量倾斜的晶面的上升侧，上述第1层比上述第2层的杂质浓度高。采用这种结构，通过依据晶面调整耗尽抑制层与沟槽的侧壁面的距离，能够抑制各条沟槽的侧壁面的通态电流的差异，能够抑制碳化硅半导体装置内的电流不均以及阈值电压的不均。因而，能够获得稳定且可靠性高的碳化硅半导体装置。根据以下所示的详细的说明和附图，更明白涉及本申请说明书中公开的技术的目的、特征、方面和优点。附图说明图1是概略地例示用于实现涉及实施方式的碳化硅半导体装置的结构的剖视图。本文档来自技高网...

【技术保护点】
1.一种碳化硅半导体装置，其中，所述碳化硅半导体装置包括：第1导电类型的碳化硅漂移层(2)，所述第1导电类型的碳化硅漂移层(2)形成在具有偏角的碳化硅半导体衬底(1)的上表面；第2导电类型的主体区域(5)，所述第2导电类型的主体区域(5)形成在所述碳化硅漂移层(2)的上表面；第1导电类型的源极区域(3)，所述第1导电类型的源极区域(3)形成在所述主体区域(5)的表层的一部分；多条沟槽(7)，所述多条沟槽(7)自所述源极区域(3)的上表面贯穿所述主体区域(5)而到达所述碳化硅漂移层(2)；栅极绝缘膜(9)，所述栅极绝缘膜(9)形成在各条所述沟槽(7)的内部的壁面；栅电极(10)，所述栅电极(10)在各条所述沟槽(7)的内部形成为覆盖所述栅极绝缘膜(9)；源电极(11)，所述源电极(11)形成为覆盖所述源极区域(3)；漏电极(12)，所述漏电极(12)形成在所述碳化硅漂移层(2)的下表面侧；第1导电类型的耗尽抑制层(6、6B)，所述第1导电类型的耗尽抑制层(6、6B)形成在所述主体区域(5)的下表面，并且比所述碳化硅漂移层(2)的杂质浓度高，所述耗尽抑制层(6、6B)俯视时位于被多条所述沟槽(7)夹着的位置，在所述碳化硅半导体衬底(1)的带有偏角的方向上，所述耗尽抑制层(6、6B)和与所述耗尽抑制层(6、6B)相邻的一个所述沟槽(7)之间的距离，不同于所述耗尽抑制层(6、6B)和与所述耗尽抑制层(6、6B)相邻的另一个所述沟槽(7)之间的距离。...

【技术特征摘要】
【国外来华专利技术】2015.12.03 JP 2015-2363701.一种碳化硅半导体装置，其中，所述碳化硅半导体装置包括：第1导电类型的碳化硅漂移层(2)，所述第1导电类型的碳化硅漂移层(2)形成在具有偏角的碳化硅半导体衬底(1)的上表面；第2导电类型的主体区域(5)，所述第2导电类型的主体区域(5)形成在所述碳化硅漂移层(2)的上表面；第1导电类型的源极区域(3)，所述第1导电类型的源极区域(3)形成在所述主体区域(5)的表层的一部分；多条沟槽(7)，所述多条沟槽(7)自所述源极区域(3)的上表面贯穿所述主体区域(5)而到达所述碳化硅漂移层(2)；栅极绝缘膜(9)，所述栅极绝缘膜(9)形成在各条所述沟槽(7)的内部的壁面；栅电极(10)，所述栅电极(10)在各条所述沟槽(7)的内部形成为覆盖所述栅极绝缘膜(9)；源电极(11)，所述源电极(11)形成为覆盖所述源极区域(3)；漏电极(12)，所述漏电极(12)形成在所述碳化硅漂移层(2)的下表面侧；第1导电类型的耗尽抑制层(6、6B)，所述第1导电类型的耗尽抑制层(6、6B)形成在所述主体区域(5)的下表面，并且比所述碳化硅漂移层(2)的杂质浓度高，所述耗尽抑制层(6、6B)俯视时位于被多条所述沟槽(7)夹着的位置，在所述碳化硅半导体衬底(1)的带有偏角的方向上，所述耗尽抑制层(6、6B)和与所述耗尽抑制层(6、6B)相邻的一个所述沟槽(7)之间的距离，不同于所述耗尽抑制层(6、6B)和与所述耗尽抑制层(6、6B)相邻的另一个所述沟槽(7)之间的距离。2.根据权利要求1所述的碳化硅半导体装置，其中，所述碳化硅半导体装置还包括形成在所述沟槽(7)的底面的第2导电类型的沟槽底面保护层(8、8A)。3.根据权利要求1或2所述的碳化硅半导体装置，其中，所述沟槽(7)的自所述碳化硅漂移层(2)的上表面以偏角的量倾斜的晶面的下降方向上的侧壁面与相邻的所述耗尽抑制层(6)的距离，比所述沟槽(7)的自所述碳化硅漂移层(2)的上表面以偏角的量倾斜的晶面的上升方向上的侧壁面与相邻的所述耗尽抑制层(6)的距离短。4.根据权利要求2所述的碳化硅半导体装置，其中，所述耗尽抑制层(6B)位于如下位置，即，与在自所述碳化硅漂移层(2)的上表面以偏角的量倾斜的晶面的下降方向上相邻的一个所述沟槽(7)分开，并且与在自所述碳化硅漂移层(2)的上表面以偏角的量倾斜的晶面的上升方向上相邻的另一个所述沟槽(7)接触的位置，所述沟槽底面保护层(8A)的上表面比自所述主体区域(5)向所述耗尽抑制层(6B)内延伸的耗尽层的下端深，且比自所述主体区域(5)向所述碳化硅漂移层(2)内延伸的耗尽层的下端浅。5.根据权利要求1至3中任一项所述的碳化硅半导体装置，其中，形成在所述沟槽(7)的自所述碳化硅漂移层(2)的上表面以偏角的量倾斜的晶面的下降方向上的侧壁面的场效应晶体管的阈值电压，与形成在所述沟槽(7)的自所述碳化硅漂移层(2)的上表面以偏角的量倾斜的晶面的上升方向上的侧壁面的场效应晶体管的阈值电压相等。6.一种碳化硅半导体装置，其中，所述碳化硅半导体装置包括：第1导电类型的碳化硅漂移层(2)，所述第1导电...

【专利技术属性】
技术研发人员：田中梨菜，福井裕，菅原胜俊，黑岩丈晴，香川泰宏，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本,JP