闪存器件及其制造方法技术

一种闪存器件及其制造方法，制造方法包括：提供衬底、位于衬底上的分立的位线、位于位线顶部上的第一介质层、以及位于第一介质层上的浮栅结构，相邻位线与衬底之间构成沟槽，所述沟槽内填充有牺牲层，且牺牲层顶部高于位线顶部；在浮栅结构顶部和侧壁上以及牺牲层顶部上形成第二介质层；在第二介质层上形成控制栅层；图形化所述控制栅层形成控制栅结构，所述控制栅结构露出部分第二介质层；去除所述控制栅结构露出的第二介质层、浮栅结构以及第一介质层，暴露出部分牺牲层顶部；在暴露出部分牺牲层顶部之后，去除所述牺牲层，相邻位线与所述衬底之间构成空气间隙。本发明专利技术改善相邻位线之间的电学干扰问题，优化形成的闪存器件的电学性能。

【技术实现步骤摘要】
闪存器件及其制造方法
本专利技术涉及半导体制造
，特别涉及一种闪存器件及其制造方法。
技术介绍
非易失性半导体存储器中，包括电可擦除可编程只读存储器(EEPROM)以及电可编程只读存储器(EPROM)。EEPROM包括FlashEEPROM(简称闪存)；目前，闪存可分为NORFlash和NANDFlash，NOR闪存是随机存储介质，用于存放数据量较小的场合；NAND闪存是连续存储介质，适合存放较大的数据。NAND器件是闪存中较为普遍使用的一种结构，一般的，NAND器件较硬盘驱动器更好。随着人们持续追求功耗更低、重量更轻和性能更佳的产品，由于NAND器件所具有的高单元密度、高存储密度、较快的写入和擦除速度等优势，使得NAND器件得到了广泛应用。同时，NAND器件的单元尺寸几乎是NOR器件的一半，可以在给定的模具尺寸内提供更高的容量，具有更快的写入和擦除速度。然而，现有技术形成的闪存器件的电学性能仍有待提高。
技术实现思路
本专利技术解决的问题是提供一种闪存器件及其制造方法，改善相邻位线之间的电学干扰问题，优化闪存器件的电学性能。为解决上述问题，本专利技术提供一种闪存器件的制造方法，包括：提供衬底、位于所述衬底上的分立的位线、位于所述位线顶部上的第一介质层、以及位于所述第一介质层上的浮栅结构，相邻位线与衬底之间构成沟槽，所述沟槽内填充有牺牲层，且所述牺牲层顶部高于所述位线顶部；在所述浮栅结构顶部和侧壁上以及牺牲层顶部上形成第二介质层；在所述第二介质层上形成控制栅层；图形化所述控制栅层形成控制栅结构，所述控制栅结构露出部分第二介质层；去除所述控制栅结构露出的第二介质层、浮栅结构以及第一介质层，暴露出部分牺牲层顶部；在暴露出部分牺牲层顶部之后，去除所述牺牲层，相邻位线与所述衬底之间构成空气间隙。可选的，形成所述牺牲层的工艺步骤包括：提供衬底、位于所述衬底上的分立的位线、位于所述位线顶部上的第一介质层、以及位于所述第一介质层上的浮栅结构，且所述位线露出的衬底上具有覆盖所述位线侧壁的隔离结构；去除所述隔离结构，在相邻位线与所述衬底之间形成所述沟槽；在所述沟槽内填充所述牺牲层，且所述牺牲层的材料与所述隔离结构的材料不同。可选的，所述牺牲层的材料为APF材料或者BARC材料。可选的，所述隔离结构的材料为氧化硅、氮化硅或氮氧化硅。可选的，去除所述牺牲层的方法包括：向所述牺牲层通入含氧气体，去除所述牺牲层。可选的，去除所述牺牲层的工艺参数包括：所述含氧气体为O2或者O3，工艺温度为90℃～110℃。可选的，在形成所述牺牲层的工艺步骤中，所述牺牲层填充满所述沟槽；或者，在形成所述牺牲层的工艺步骤中，所述牺牲层底部与所述衬底之间还具有间隙。可选的，形成所述牺牲层的工艺步骤包括：在所述沟槽内填充牺牲膜，且所述牺牲膜顶部高于所述浮栅结构顶部；回刻蚀去除部分厚度的牺牲膜，形成所述牺牲层。可选的，在形成所述牺牲层的工艺步骤中，所述牺牲层顶部高于所述浮栅结构底部。可选的，图形化所述控制栅层形成控制栅结构的工艺步骤包括：在所述控制栅层上形成掩膜层；以所述掩膜层为掩膜刻蚀所述控制栅层，直至暴露出部分第二介质层，形成所述控制栅结构。可选的，去除所述控制栅结构露出的第二介质层、浮栅结构以及第一介质层的工艺步骤包括：以所述掩膜层为掩膜，刻蚀去除所述控制栅结构露出的第二介质层、浮栅结构以及第一介质层；去除所述掩膜层。可选的，形成所述牺牲层的工艺步骤包括：提供衬底、位于所述衬底上的分立的位线、位于所述位线顶部上的第一介质层、以及位于所述第一介质层上的浮栅结构，且所述位线露出的衬底上具有覆盖所述位线侧壁的隔离结构；其中，所述隔离结构作为所述牺牲层。可选的，所述隔离结构的材料为氧化硅或氮化硅。可选的，采用湿法刻蚀工艺，去除所述牺牲层。可选的，所述隔离结构的材料为氧化硅；采用氢氟酸溶液，去除所述牺牲层。可选的，形成所述衬底、位线、第一介质层、浮栅结构以及隔离结构的工艺步骤包括：提供基底；在所述基底上形成第一介质膜以及位于第一介质膜上的浮栅层；在所述浮栅层上形成图形化的硬掩膜层；以所述图形化的硬掩膜层为掩膜，刻蚀所述浮栅层、第一介质膜以及部分厚度的基底，刻蚀后的浮栅层作为所述浮栅结构，刻蚀后的第一介质膜作为所述第一介质层，刻蚀后的基底作为所述衬底以及所述位线；在所述位线露出的衬底上形成覆盖所述位线侧壁的隔离膜，且所述隔离膜顶部高于所述浮栅结构顶部；去除部分厚度的隔离膜，形成所述隔离结构。可选的，在形成所述控制栅结构的工艺步骤中，所述控制栅结构横跨至少两个位线上的浮栅结构。本专利技术还提供一种闪存器件，包括：衬底、位于所述衬底上的分立的位线、位于所述位线顶部上的第一介质层、以及位于所述第一介质层上的浮栅结构，且相邻位线与衬底之间构成空气间隙；位于所述位线部分顶部上的第一介质层以及位于所述第一介质层上的浮栅结构；位于所述浮栅结构顶部和侧壁上的第二介质层；位于所述第二介质层上的控制栅结构。可选的，所述控制栅结构横跨至少两个位线上的浮栅结构，且还横跨所述两个位线之间的空气间隙。可选的，所述第一介质层的材料为氧化硅；所述浮栅结构的材料为多晶硅；所述第二介质层为氧化硅层-氮化硅层-氧化硅层的叠层结构；所述控制栅结构的材料为多晶硅。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术提供的闪存器件的制造方法的技术方案中，提供衬底、位线、第一介质层、浮栅结构，且相邻位线与衬底之间构成沟槽，所述沟槽内填充有牺牲层，且所牺牲层顶部高于所述位线顶部，防止后续形成的控制栅层与所述位线电连接；接着，在所述浮栅结构顶部和侧壁上以及牺牲层顶部上形成第二介质层；在所述第二介质层上形成控制栅层；图形化所控制栅层形成控制栅结构；去除所述控制栅结构露出的第二介质层、浮栅结构以及第一介质层，暴露出部分牺牲层顶部；在暴露出部分牺牲层顶部之后，去除所述牺牲层，相邻位线与所述衬底之间构成空气间隙。由于空气间隙具有低相对介电常数，因此本专利技术形成的相邻位线之间的相对介电常数低，从而减小了相邻位线之间的电学干扰问题，进而提高了形成的闪存器件的电学性能。可选方案中，形成所述牺牲层的工艺步骤包括：在形成位于相邻位线之间的隔离结构之后，去除所述隔离结构，在相邻位线与衬底之间形成沟槽；在所述沟槽内填充所述牺牲层，且所述牺牲层的材料与所述隔离结构的材料不同。由于在常规的闪存器件制造工艺中，所述隔离结构的材料与第一介质层或者第二介质层的材料相同，而本专利技术中，采用与第一介质层以及第二介质层材料不同的材料作为牺牲层，从而避免了去除牺牲层的工艺对所述第一介质层以及第二介质层造成损伤。本专利技术还提供一种结构性能优越的闪存器件，由于相邻位线与衬底之间构成了空气间隙，使得相邻位线之间的相对介电常数低，从而减小了相邻位线之间的电学干扰问题，进而提高了闪存器件的电学性能。附图说明图1至图9为本专利技术实施例提供的闪存形成过程的结构示意图。具体实施方式根据
技术介绍
可知，现有技术中的闪存器件的电学性能有待提高。经研究发现，随着器件朝向小型化微型化发展，闪存器件中的相邻位线(BL，bit-line)之间的距离也随之减小，使得相邻位线之间的干扰问题变得越来越显著，从而影响闪存器件的电学性能。为解决上述问题，本专利技术提供一种闪存器件的形成方法，包括：提本文档来自技高网...

【技术保护点】
1.一种闪存器件的制造方法，其特征在于，包括：提供衬底、位于所述衬底上的分立的位线、位于所述位线顶部上的第一介质层、以及位于所述第一介质层上的浮栅结构，相邻位线与衬底之间构成沟槽，所述沟槽内填充有牺牲层，且所述牺牲层顶部高于所述位线顶部；在所述浮栅结构顶部和侧壁上以及牺牲层顶部上形成第二介质层；在所述第二介质层上形成控制栅层；图形化所述控制栅层形成控制栅结构，所述控制栅结构露出部分第二介质层；去除所述控制栅结构露出的第二介质层、浮栅结构以及第一介质层，暴露出部分牺牲层顶部；在暴露出部分牺牲层顶部之后，去除所述牺牲层，相邻位线与所述衬底之间构成空气间隙。

【技术特征摘要】
1.一种闪存器件的制造方法，其特征在于，包括：提供衬底、位于所述衬底上的分立的位线、位于所述位线顶部上的第一介质层、以及位于所述第一介质层上的浮栅结构，相邻位线与衬底之间构成沟槽，所述沟槽内填充有牺牲层，且所述牺牲层顶部高于所述位线顶部；在所述浮栅结构顶部和侧壁上以及牺牲层顶部上形成第二介质层；在所述第二介质层上形成控制栅层；图形化所述控制栅层形成控制栅结构，所述控制栅结构露出部分第二介质层；去除所述控制栅结构露出的第二介质层、浮栅结构以及第一介质层，暴露出部分牺牲层顶部；在暴露出部分牺牲层顶部之后，去除所述牺牲层，相邻位线与所述衬底之间构成空气间隙。2.如权利要求1所述的闪存器件的制造方法，其特征在于，形成所述牺牲层的工艺步骤包括：提供衬底、位于所述衬底上的分立的位线、位于所述位线顶部上的第一介质层、以及位于所述第一介质层上的浮栅结构，且所述位线露出的衬底上具有覆盖所述位线侧壁的隔离结构；去除所述隔离结构，在相邻位线与所述衬底之间形成所述沟槽；在所述沟槽内填充所述牺牲层，且所述牺牲层的材料与所述隔离结构的材料不同。3.如权利要求2所述的闪存器件的制造方法，其特征在于，所述牺牲层的材料为APF材料或者BARC材料。4.如权利要求2所述的闪存器件的制造方法，其特征在于，所述隔离结构的材料为氧化硅、氮化硅或氮氧化硅。5.如权利要求3所述的闪存器件的制造方法，其特征在于，去除所述牺牲层的方法包括：向所述牺牲层通入含氧气体，去除所述牺牲层。6.如权利要求5所述的闪存器件的制造方法，其特征在于，去除所述牺牲层的工艺参数包括：所述含氧气体为O2或者O3，工艺温度为90℃～110℃。7.如权利要求2所述的闪存器件的制造方法，其特征在于，在形成所述牺牲层的工艺步骤中，所述牺牲层填充满所述沟槽；或者，在形成所述牺牲层的工艺步骤中，所述牺牲层底部与所述衬底之间还具有间隙。8.如权利要求7所述的闪存器件的制造方法，其特征在于，形成所述牺牲层的工艺步骤包括：在所述沟槽内填充牺牲膜，且所述牺牲膜顶部高于所述浮栅结构顶部；回刻蚀去除部分厚度的牺牲膜，形成所述牺牲层。9.如权利要求2所述的闪存器件的制造方法，其特征在于，在形成所述牺牲层的工艺步骤中，所述牺牲层顶部高于所述浮栅结构底部。10.如权利要求1所述的闪存器件的制造方法，其特征在于，图形化所述控制栅层形成控制栅结构的工艺步骤包括：在所述控制栅层上形成掩膜层；以所述掩膜层为掩膜刻蚀所述控制栅层，直至暴露出部分第二介质层，形成所述控制栅结构。11.如权利要求...

【专利技术属性】
技术研发人员：仇圣棻，陈亮，周朝锋，李晓波，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31