半导体装置制造方法及图纸

技术编号:18425645 阅读:8 留言:0更新日期:2018-07-12 01:50
本发明专利技术提供一种半导体装置,其包括时钟管理单元。时钟管理单元包含:第一时钟控制电路,其控制第一时钟源;第二时钟控制电路,其响应于来自知识产权块的知识产权块时钟请求将第一时钟请求发送到第一时钟控制电路并且控制第二时钟源;以及时钟管理单元控制器。第二时钟控制电路从第一时钟源中接收时钟信号。功率管理单元将功率管理单元时钟请求发送到时钟管理单元控制器。时钟管理单元响应于功率管理单元时钟请求将时钟信号提供到知识产权块。本发明专利技术以硬件方面控制时钟管理单元的各种时钟源。因此,半导体装置的性能增强,并且在其中实施通过硬件的时钟信号控制的系统中执行功率管理。

Semiconductor device

The invention provides a semiconductor device, which comprises a clock management unit. The clock management unit includes the first clock control circuit, which controls the first clock source, and the second clock control circuit, which is responsive to the intellectual property block clock request from the intellectual property block to send the first clock request to the first clock control circuit and control the second clock source; and the clock management unit controller. The second clock control circuit receives the clock signal from the first clock source. The power management unit sends the power management unit clock request to the clock management unit controller. The clock management unit provides the clock signal to the intellectual property block in response to the power management unit clock request. The invention controls various clock sources of the clock management unit in hardware. Therefore, the performance of the semiconductor device is enhanced, and power management is implemented in a system controlled by hardware clock signals.

【技术实现步骤摘要】
半导体装置本申请主张2017年1月3日在韩国知识产权局递交的第10-2017-0000605号韩国专利申请以及2017年1月25日在美国专利商标局递交的第15/415,162号美国专利申请的优先权,所述专利申请的揭示内容以引用的方式全文并入本文中。
本专利技术涉及半导体装置、半导体系统和操作半导体装置的方法。
技术介绍
片上系统(System-on-Chip,SoC)可以包含一个或多个知识产权块(intellectualpropertyblock,IP块)、时钟管理单元(clockmanagementunit,CMU)和功率管理单元(powermanagementunit,PMU)。CMU将时钟信号提供到IP块。IP块是IP核心或逻辑的可重复使用单元或在半导体装置的设计中的芯片布局。并且,CMU停止将时钟信号提供到没有在操作中的IP块,并且因此减少在采用SoC的系统中的资源的浪费。为了控制时钟信号的供应,可以通过使用特殊功能寄存器(specialfunctionregister,SFR)的软件控制各种包含于CMU中的时钟源,例如,多路复用器(multiplexer,MUX)电路、时钟划分电路、短路停止电路和时钟门控(gating)电路。然而,使用软件的CMU的时钟源的控制可能比使用硬件的CMU的时钟源的控制更慢。因此,需要硬件方面控制CMU的时钟源的方法。
技术实现思路
根据本专利技术的示例性实施例,如下提供一种半导体装置。时钟管理单元(CMU)包含:第一时钟控制电路,其控制第一时钟源的;第二时钟控制电路,其响应于来自IP块的知识产权(IP)块时钟请求将第一时钟请求发送到第一时钟控制电路并且控制第二时钟源;以及CMU控制器。第二时钟控制电路从第一时钟源中接收时钟信号。功率管理单元(powermanagementunit,PMU)将PMU时钟请求发送到CMU控制器。CMU响应于PMU时钟请求将时钟信号提供到IP块。根据本专利技术的示例性实施例,如下提供一种半导体装置。CMU包含:第一时钟控制电路,其控制第一时钟源;第二时钟控制电路,其响应于来自IP块的IP块时钟请求将第一时钟请求发送到第一时钟控制电路、控制第二时钟源且从第一时钟源中接收时钟信号;以及CMU控制器。在CMU控制器执行从PMU接收的控制命令之后,PMU将控制命令发送到CMU控制器并且从CMU控制器中接收确认。CMU响应于控制命令将时钟信号提供到IP块。根据本专利技术的示例性实施例,半导体系统包含片上系统(SoC)和电连接到SoC的至少一个外部装置。SoC包含至少一个IP块、将时钟信号提供到至少一个IP块的CMU、将PMU时钟请求和控制命令发送到CMU以控制提供到至少一个IP块的时钟信号的PMU。CMU包含:第一时钟控制电路,其控制第一时钟源;第二时钟控制电路,其响应于来自至少一个IP块的IP块时钟请求将第一时钟请求发送到第一时钟控制电路、控制第二时钟源且从第一时钟源中接收时钟信号。根据本专利技术的示例性实施例,如下提供操作半导体装置的方法。从PMU中接收控制命令以用于控制提供到IP块的时钟信号。根据控制命令使用第一时钟控制电路和第二时钟控制电路来控制时钟信号。在执行控制命令之后,将确认发送到PMU。第一时钟控制电路控制第一时钟源。第二时钟控制电路响应于来自IP块的IP块时钟请求将第一时钟请求发送到第一时钟控制电路,并且控制从第一时钟源中接收时钟信号的第二时钟源。根据本专利技术的示例性实施例,如下提供一种半导体装置。时钟源产生时钟信号。多个时钟组件包含根时钟组件和叶时钟组件。时钟信号通过多个时钟组件。时钟源耦合到根时钟组件。信道管理电路耦合到叶时钟组件。知识产权(IP)块耦合到信道管理电路,并且接收时钟信号。CMU控制器耦合到根时钟组件和信道管理电路。PMU耦合到CMU控制器。多个时钟组件经配置以响应于知识产权(IP)块时钟请求将来自叶时钟组件的时钟请求信号发送到根时钟组件,并且响应于来自先前时钟组件的确认将时钟信号从根时钟组件传递到叶时钟组件。附图说明通过参考本专利技术的附图详细描述它的示例性实施例,本专利技术的这些和其它特征将变得更加显而易见:图1是说明根据本专利技术的实例实施例的半导体装置的示意图。图2是说明操作根据本专利技术的实例实施例的半导体装置的方法的示意图。图3是说明根据本专利技术的实例实施例的半导体装置的实例操作的示意图。图4A到图4C是说明图3的半导体装置的操作的时序图。图5是说明图3的半导体装置的实例操作的示意图。图6和图7是说明根据本专利技术的另一实例实施例的半导体装置的实例操作的示意图。图8是说明根据本专利技术的另一实例实施例的半导体装置的实例操作的示意图。图9和图10是说明根据本专利技术的另一实例实施例的半导体装置的实例操作的示意图。图11是说明操作根据本专利技术的另一实例实施例的半导体装置的方法的示意图。图12是说明半导体系统的框图,对于所述半导体系统来说根据本专利技术的一些实例实施例的半导体装置和根据本专利技术的一些实例实施例的半导体装置的操作方法是适用的。图13到图15是说明图12的半导体系统的实例的示意图。附图标号说明1:半导体装置、SoC;10:处理器;20:存储器装置;30:显示装置;40:网络装置;50:存储装置;60:输入/输出装置;70:总线;100:时钟管理单元;110、110a、110b:CMU控制器;120a、120b、120c、120d、120e、120f、120g:时钟组件;122、122a、122b、122c、122d、122e、122f、122g、122i、122j:时钟控制电路;124、124a、124b、124c、124d、124e、124f、124g、126:时钟源;130:信道管理电路;132:信道管理电路;134、136:信道管理电路;200、210:知识产权块;300:功率管理单元;310、REQ、REQ1、REQ2、REQ3:时钟请求;320、CMD1、CMD2:控制命令;330、440a、440b、412a、412b、422、ACK、ACK1、ACK2、ACK3:确认;410a、410b:总线时钟请求;420:PLL时钟请求;430:控制请求;442a、442b:叶时钟请求;444:根时钟状态信号;1200:平板个人计算机;1300:笔记本电脑;1400:智能电话;CG:时钟产生器;CH1、CH2:通信信道;CLK、IP1CLK:时钟信号;CLK_REQ:时钟信号的请求;CLK_ACK:请求的确认;CLK_ACTIVE:信号;OSC:振荡器;S1:运行状态;S2:备用状态;S3:休眠状态;S4:备用状态;S5:断电启用状态;T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11:时间。具体实施方式下文将参考附图来详细描述本专利技术的示例性实施例。然而,本专利技术可以不同形式实施,并且不应被解释为受限于本文所阐述的实施例。在图式中,为了清楚起见而放大了层和区域的厚度。还将理解,当元件被称作“在另一元件或衬底上”时,其可直接地在另一元件或衬底上,或也可以存在介入层。还将理解,当元件被称作“耦合到另一元件”或“连接到另一元件”时,其可直接耦合到另一元件或连接到另一元件,或者也可以存在介入元件。在说明书通篇和图式中类似参考标号可本文档来自技高网...

【技术保护点】
1.一种半导体装置,其包括:时钟管理单元,其包含:第一时钟控制电路,其控制第一时钟源;第二时钟控制电路,其响应于来自知识产权块的知识产权块时钟请求将第一时钟请求发送到所述第一时钟控制电路并且控制第二时钟源,其中所述第二时钟控制电路从所述第一时钟源中接收时钟信号;以及时钟管理单元控制器;以及功率管理单元,其将功率管理单元时钟请求发送到所述时钟管理单元控制器,其中所述时钟管理单元响应于所述功率管理单元时钟请求将所述时钟信号提供到所述知识产权块。

【技术特征摘要】
2017.01.03 KR 10-2017-0000605;2017.01.25 US 15/4151.一种半导体装置,其包括:时钟管理单元,其包含:第一时钟控制电路,其控制第一时钟源;第二时钟控制电路,其响应于来自知识产权块的知识产权块时钟请求将第一时钟请求发送到所述第一时钟控制电路并且控制第二时钟源,其中所述第二时钟控制电路从所述第一时钟源中接收时钟信号;以及时钟管理单元控制器;以及功率管理单元,其将功率管理单元时钟请求发送到所述时钟管理单元控制器,其中所述时钟管理单元响应于所述功率管理单元时钟请求将所述时钟信号提供到所述知识产权块。2.根据权利要求1所述的半导体装置,其特征在于,所述功率管理单元还将控制命令发送到所述时钟管理单元,并且所述时钟管理单元控制器根据所述控制命令控制所述第一时钟控制电路或所述第二时钟控制电路,并且随后将确认发送到所述功率管理单元。3.根据权利要求2所述的半导体装置,其特征在于,还包括:时钟产生器,其耦合到所述第一时钟源;以及振荡器,其耦合到所述第一时钟源,其中所述第一时钟源包含多路复用器电路,其中所述第一时钟源的所述多路复用器电路耦合到所述时钟产生器以及所述振荡器,并且其中所述控制命令包含锁相环路去激活命令,所述锁相环路去激活命令用于去激活所述时钟产生器的操作并且允许所述第一时钟源从所述振荡器中接收时钟信号。4.根据权利要求3所述的半导体装置,其特征在于,所述时钟管理单元控制器根据所述锁相环路去激活命令将锁相环路时钟请求发送到所述第一时钟控制电路,并且所述第一时钟控制电路将确认发送到所述时钟管理单元控制器。5.根据权利要求2所述的半导体装置,其特征在于,所述时钟管理单元还包括第三时钟源,所述第三时钟源通过软件控制,并且所述控制命令包含强制硬件自动时钟门控命令以用于通过所述时钟管理单元控制器控制所述第三时钟源的操作。6.根据权利要求2所述的半导体装置,其特征在于,所述控制命令包含时钟接通命令或时钟断开命令以用于控制所述第一时钟源以及所述第二时钟源中的至少一个的操作。7.根据权利要求6所述的半导体装置,其特征在于,所述时钟管理单元控制器根据所述时钟接通命令或所述时钟断开命令将叶时钟请求发送到所述第二时钟控制电路,并且所述第二时钟控制电路将确认发送到所述时钟管理单元控制器。8.根据权利要求6所述的半导体装置,其特征在于,所述第一时钟控制电路将根时钟状态信号发送到所述时钟管理单元控制器。9.根据权利要求2所述的半导体装置,其特征在于,所述时钟管理单元还包括信道管理电路,所述信道管理电路响应于来自所述知识产权块的所述知识产权块时钟请求将第二时钟请求发送到所述第二时钟控制电路,并且所述时钟管理单元控制器根据所述控制命令控制所述信道管理电路,并且随后将确认发送到所述功率管理单元。10.根据权利要求9所述的半导体装置,其特征在于,其中所述控制命令包含总线交易...

【专利技术属性】
技术研发人员:李旼贞权锡南李宰坤
申请(专利权)人:三星电子株式会社
类型:发明
国别省市:韩国,KR

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1