The invention provides a semiconductor device, which comprises a clock management unit. The clock management unit includes the first clock control circuit, which controls the first clock source, and the second clock control circuit, which is responsive to the intellectual property block clock request from the intellectual property block to send the first clock request to the first clock control circuit and control the second clock source; and the clock management unit controller. The second clock control circuit receives the clock signal from the first clock source. The power management unit sends the power management unit clock request to the clock management unit controller. The clock management unit provides the clock signal to the intellectual property block in response to the power management unit clock request. The invention controls various clock sources of the clock management unit in hardware. Therefore, the performance of the semiconductor device is enhanced, and power management is implemented in a system controlled by hardware clock signals.
【技术实现步骤摘要】
半导体装置本申请主张2017年1月3日在韩国知识产权局递交的第10-2017-0000605号韩国专利申请以及2017年1月25日在美国专利商标局递交的第15/415,162号美国专利申请的优先权,所述专利申请的揭示内容以引用的方式全文并入本文中。
本专利技术涉及半导体装置、半导体系统和操作半导体装置的方法。
技术介绍
片上系统(System-on-Chip,SoC)可以包含一个或多个知识产权块(intellectualpropertyblock,IP块)、时钟管理单元(clockmanagementunit,CMU)和功率管理单元(powermanagementunit,PMU)。CMU将时钟信号提供到IP块。IP块是IP核心或逻辑的可重复使用单元或在半导体装置的设计中的芯片布局。并且,CMU停止将时钟信号提供到没有在操作中的IP块,并且因此减少在采用SoC的系统中的资源的浪费。为了控制时钟信号的供应,可以通过使用特殊功能寄存器(specialfunctionregister,SFR)的软件控制各种包含于CMU中的时钟源,例如,多路复用器(multiplexer,MUX)电路、时钟划分电路、短路停止电路和时钟门控(gating)电路。然而,使用软件的CMU的时钟源的控制可能比使用硬件的CMU的时钟源的控制更慢。因此,需要硬件方面控制CMU的时钟源的方法。
技术实现思路
根据本专利技术的示例性实施例,如下提供一种半导体装置。时钟管理单元(CMU)包含:第一时钟控制电路,其控制第一时钟源的;第二时钟控制电路,其响应于来自IP块的知识产权(IP)块时钟请求将第一时 ...
【技术保护点】
1.一种半导体装置,其包括:时钟管理单元,其包含:第一时钟控制电路,其控制第一时钟源;第二时钟控制电路,其响应于来自知识产权块的知识产权块时钟请求将第一时钟请求发送到所述第一时钟控制电路并且控制第二时钟源,其中所述第二时钟控制电路从所述第一时钟源中接收时钟信号;以及时钟管理单元控制器;以及功率管理单元,其将功率管理单元时钟请求发送到所述时钟管理单元控制器,其中所述时钟管理单元响应于所述功率管理单元时钟请求将所述时钟信号提供到所述知识产权块。
【技术特征摘要】
2017.01.03 KR 10-2017-0000605;2017.01.25 US 15/4151.一种半导体装置,其包括:时钟管理单元,其包含:第一时钟控制电路,其控制第一时钟源;第二时钟控制电路,其响应于来自知识产权块的知识产权块时钟请求将第一时钟请求发送到所述第一时钟控制电路并且控制第二时钟源,其中所述第二时钟控制电路从所述第一时钟源中接收时钟信号;以及时钟管理单元控制器;以及功率管理单元,其将功率管理单元时钟请求发送到所述时钟管理单元控制器,其中所述时钟管理单元响应于所述功率管理单元时钟请求将所述时钟信号提供到所述知识产权块。2.根据权利要求1所述的半导体装置,其特征在于,所述功率管理单元还将控制命令发送到所述时钟管理单元,并且所述时钟管理单元控制器根据所述控制命令控制所述第一时钟控制电路或所述第二时钟控制电路,并且随后将确认发送到所述功率管理单元。3.根据权利要求2所述的半导体装置,其特征在于,还包括:时钟产生器,其耦合到所述第一时钟源;以及振荡器,其耦合到所述第一时钟源,其中所述第一时钟源包含多路复用器电路,其中所述第一时钟源的所述多路复用器电路耦合到所述时钟产生器以及所述振荡器,并且其中所述控制命令包含锁相环路去激活命令,所述锁相环路去激活命令用于去激活所述时钟产生器的操作并且允许所述第一时钟源从所述振荡器中接收时钟信号。4.根据权利要求3所述的半导体装置,其特征在于,所述时钟管理单元控制器根据所述锁相环路去激活命令将锁相环路时钟请求发送到所述第一时钟控制电路,并且所述第一时钟控制电路将确认发送到所述时钟管理单元控制器。5.根据权利要求2所述的半导体装置,其特征在于,所述时钟管理单元还包括第三时钟源,所述第三时钟源通过软件控制,并且所述控制命令包含强制硬件自动时钟门控命令以用于通过所述时钟管理单元控制器控制所述第三时钟源的操作。6.根据权利要求2所述的半导体装置,其特征在于,所述控制命令包含时钟接通命令或时钟断开命令以用于控制所述第一时钟源以及所述第二时钟源中的至少一个的操作。7.根据权利要求6所述的半导体装置,其特征在于,所述时钟管理单元控制器根据所述时钟接通命令或所述时钟断开命令将叶时钟请求发送到所述第二时钟控制电路,并且所述第二时钟控制电路将确认发送到所述时钟管理单元控制器。8.根据权利要求6所述的半导体装置,其特征在于,所述第一时钟控制电路将根时钟状态信号发送到所述时钟管理单元控制器。9.根据权利要求2所述的半导体装置,其特征在于,所述时钟管理单元还包括信道管理电路,所述信道管理电路响应于来自所述知识产权块的所述知识产权块时钟请求将第二时钟请求发送到所述第二时钟控制电路,并且所述时钟管理单元控制器根据所述控制命令控制所述信道管理电路,并且随后将确认发送到所述功率管理单元。10.根据权利要求9所述的半导体装置,其特征在于,其中所述控制命令包含总线交易...
【专利技术属性】
技术研发人员:李旼贞,权锡南,李宰坤,
申请(专利权)人:三星电子株式会社,
类型:发明
国别省市:韩国,KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。