脉冲信号电路干扰脉冲采样式滤除方法技术

一种脉冲信号电路干扰脉冲采样式滤除方法，在采样时钟脉冲边沿对输入脉冲采样得到N位序列数据，由数值比较器对N位序列数据中“1”的个数与比较阈值和N位序列数据中“0”的个数与比较阈值的比较结果，控制输出脉冲的置1或者置0。所述方法能够滤除连续的正窄脉冲干扰或者是连续的负窄脉冲干扰；滤除脉冲干扰的效果能够通过改变N位序列数据的位数，或者是改变比较阈值的大小进行调节；所述方法能够应用在数字信号电路中需要过滤各种窄脉冲干扰信号的场合。

【技术实现步骤摘要】
脉冲信号电路干扰脉冲采样式滤除方法
本专利技术涉及涉及脉冲电路信号处理领域，尤其是一种脉冲信号电路干扰脉冲采样式滤除方法。
技术介绍
在数字信号电路中，经常需要对脉冲信号中的干扰脉冲进行过滤，例如，滤除单个或者连续的窄干扰脉冲，过滤机械开关的抖动脉冲，等等。目前常用的方法的采用滤波电路进行滤波，或者是用MCU采样后进行算法处理。采用滤波电路过滤，当需要过滤的窄脉冲频率较高时，滤波电路存在直流记忆效应，前面的窄脉冲会影响后面窄脉冲的过滤。用MCU采样后进行算法处理时，除占用MCU的处理时间外，MCU本身也容易受到各种干扰影响，从而对窄脉冲的过滤造成影响。
技术实现思路
为了解决现有数字脉冲信号处理中对窄干扰脉冲过滤所存在的问题，本专利技术提供了一种脉冲信号电路干扰脉冲采样式滤除方法，包括：在采样时钟脉冲边沿对输入脉冲采样得到N位序列数据，所述N为大于等于2的整数，所述N位序列数据为输入脉冲的最近N次采样值；所述采样值为二进制数据数据0或者1；根据N位序列数据中“1”的个数和与比较阈值和N位序列数据中“0”的个数与比较阈值的比较结果，产生控制输出脉冲电平状态的信号去控制输出脉冲的电平状态。所述比较阈值为大于N/2(N除以2)且小于等于N的整数。所述控制输出脉冲电平状态的信号为第一置位信号和第二置位信号；当N位序列数据中“1”的个数大于等于比较阈值时，第一置位信号有效，否则无效；当N位序列数据中“0”的个数大于等于比较阈值时，第二置位信号有效，否则无效。由第一置位信号和第二置位信号控制输出脉冲电平状态的方法是，输入的第一置位信号有效且第二置位信号无效时，将输出脉冲置为1；输入的第一置位信号无效且第二置位信号有效时，将输出脉冲置为0；输入的第一置位信号和第二置位信号均无效时，输出脉冲状态不变。由第一置位信号和第二置位信号控制输出脉冲电平状态的方法或者是，输入的第一置位信号有效且第二置位信号无效时，将输出脉冲置为0；输入的第一置位信号无效且第二置位信号有效时，将输出脉冲置为1；输入的第一置位信号和第二置位信号均无效时，输出脉冲状态不变。在采样时钟脉冲边沿对输入脉冲采样得到N位序列数据由N位移位寄存器单元实现；所述N位移位寄存器单元的输入为输入脉冲和采样时钟脉冲，输出为N位序列数据。本专利技术的有益效果是：所述方法能够自动滤除正脉冲干扰和负窄脉冲干扰，也能够滤除连续的正窄脉冲干扰或者是连续的负窄脉冲干扰；滤除脉冲干扰的效果能够通过改变N位序列数据的位数，或者是改变比较阈值的大小进行调节；所述方法能够应用在数字信号电路中需要过滤正、负窄脉冲干扰信号的场合。附图说明图1为干扰脉冲采样式滤除电路实施例1；图2为N＝5时移位寄存器单元实施例；图3为N＝5时采样值1个数统计单元实施例；图4为N＝5时采样值0个数统计单元实施例；图5为干扰脉冲采样式滤除电路实施例2；图6为N＝5时ROM存储器单元实施例；图7为N＝5时比较阈值设定单元和第一数值比较器单元的实施例；图8为输出控制单元实施例；图9为振荡器单元实施例；图10为N＝5时输入输出脉冲抗干扰效果示意图。具体实施方式以下结合附图对本专利技术作进一步说明。所述脉冲信号电路干扰脉冲采样式滤除方法由干扰脉冲采样式滤除电路实现。干扰脉冲采样式滤除电路包括N位移位寄存器单元、采样值1个数统计单元、采样值0个数统计单元、比较阈值设定单元、第一数值比较器单元、第二数值比较器单元、输出控制单元、振荡器单元，或者是包括N位移位寄存器单元、ROM存储器单元、比较阈值设定单元、第一数值比较器单元、第二数值比较器单元、输出控制单元、振荡器单元。当干扰脉冲采样式滤除电路的应用场合有合适的时钟脉冲作为采样时钟脉冲时，振荡器单元可以省略。如图1所示为干扰脉冲采样式滤除电路实施例1。图1中，移位寄存器单元101包括串行输入端、N位并行输出端、采样时钟脉冲输入端，输入脉冲P1从移位寄存器单元101的串行输入端输入，采样时钟脉冲CP1从移位寄存器单元101的采样时钟脉冲输入端输入，移位寄存器单元101的N位并行输出端输出N位序列数据X1；采样值1个数统计单元102的输入为N位序列数据X1，输出为采样值1个数统计值Y1；采样值0个数统计单元103的输入为N位序列数据X1，输出为采样值0个数统计值Y2；比较阈值设定单元104的输出为比较阈值Y0；第一数值比较器单元105的输入为采样值1个数统计值Y1和比较阈值Y0，输出为第一置位信号SE1；第二数值比较器单元106的输入为采样值0个数统计值Y2和比较阈值Y0，输出为第二置位信号RE1；输出控制单元107的输入为第一置位信号SE1和第二置位信号RE1，输出为干扰脉冲采样式滤除电路的输出脉冲P2；振荡器单元108输出采样时钟脉冲CP1。下面的实施例中，N＝5。图2为N＝5时N位移位寄存器单元的实施例。图2中，5个D触发器FF1、FF2、FF3、FF4、FF5组成5位串行移位寄存器，FF1的输入端D为N位移位寄存器单元的串行输入端，连接至输入脉冲P1；FF1、FF2、FF3、FF4、FF5的时钟输入端CLK并联后，组成N位移位寄存器单元的移位脉冲输入端，即N位移位寄存器单元的采样时钟脉冲输入端，并连接至采样时钟脉冲CP1；FF1、FF2、FF3、FF4、FF5的输出端Q分别为x11、x12、x13、x14、x15，图2中，N位序列数据X1由x11、x12、x13、x14、x15组成。N位序列数据X1为移位寄存器单元在采样时钟脉冲CP1边沿中的上升沿对输入脉冲P1的最近N次采样值。N为其他数值时，可以增减图2中D触发器的数量来实现N位移位寄存器单元的功能。图2中D触发器可以用其他触发器来代替，例如，采用N个JK触发器来实现N位移位寄存器单元的功能。N位移位寄存器单元也可以采用单个或者多个专用的多位移位寄存器来实现，例如，采用1片74HC164或者是1片74HC595，可以实现不多于8位的N位移位寄存器单元的功能，采用多片74HC164或者是多片74HC595，可以实现多于8位的N位移位寄存器单元的功能。图3为N＝5时采样值1个数统计单元的实施例。采样值1个数统计单元的功能是，输出的采样值1个数统计值Y1为输入的N位序列数据X1中“1”的个数的数量值。图3中，采样值1个数统计单元由1位全加器FA1、FA2、FA3组成，图3中的1位全加器均包括有1位加数输入端A、1位加数输入端B、进位输入端Ci，以及1位结果输出端S、1位进位输出端Co。1位全加器FA1实现x11、x12、x13中“1”的个数的统计，n2、n1为FA1的2位二进制统计结果输出。2个1位全加器FA2、FA3组成2位二进制加法器，FA2、FA3将n2、n1作为一个加数，将x14作为另外一个加数，将x15作为低位进位进行相加，得到3位二进制输出y13、y12、y11，y13、y12、y11即为采样值1个数统计值Y1；将x14作为另外一个加数时，另外一个加数从FA3的B端输入的高位为0。连接至采样值1个数统计单元的输入端时，x11、x12、x13、x14、x15的连接位置可以相互任意互换。N位序列数据X1为N位二进制数据，采样值1个数统计单元实际上是一个统计N位二进制数据中“1”的个数的统计加法器。采样值0个数统计单元由与本文档来自技高网...

【技术保护点】
一种脉冲信号电路干扰脉冲采样式滤除方法，其特征在于：在采样时钟脉冲边沿对输入脉冲采样得到N位序列数据，所述N为大于等于2的整数，所述N位序列数据为输入脉冲的最近N次采样值；所述采样值为二进制数据数据0或者1；根据N位序列数据中“1”的个数和与比较阈值和N位序列数据中“0”的个数与比较阈值的比较结果，产生控制输出脉冲电平状态的信号去控制输出脉冲的电平状态。

【技术特征摘要】
1.一种脉冲信号电路干扰脉冲采样式滤除方法，其特征在于：在采样时钟脉冲边沿对输入脉冲采样得到N位序列数据，所述N为大于等于2的整数，所述N位序列数据为输入脉冲的最近N次采样值；所述采样值为二进制数据数据0或者1；根据N位序列数据中“1”的个数和与比较阈值和N位序列数据中“0”的个数与比较阈值的比较结果，产生控制输出脉冲电平状态的信号去控制输出脉冲的电平状态。2.根据权利要求1所述的脉冲信号电路干扰脉冲采样式滤除方法，其特征在于：所述比较阈值为大于N/2且小于等于N的整数。3.根据权利要求2所述的脉冲信号电路干扰脉冲采样式滤除方法，其特征在于：所述控制输出脉冲电平状态的信号为第一置位信号和第二置位信号，由第一置位信号和第二置位信号控制输出脉冲的电平状态；当N位序列数据中“1”的个数大于等于比较阈值时，第一置位信号...

【专利技术属性】
技术研发人员：张晓虎，凌云，曾红兵，肖会芹，
申请(专利权)人：湖南工业大学，
类型：发明
国别省市：湖南,43